摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第1章 绪论 | 第11-15页 |
1.1 课题研究的背景及意义 | 第11页 |
1.2 水声通信简介 | 第11-12页 |
1.3 水声通信的研究现状与发展趋势 | 第12-14页 |
1.3.1 MFSK水声通信技术 | 第13页 |
1.3.2 MPSK水声通信技术 | 第13页 |
1.3.3 DS-CDMA水声通信技术 | 第13页 |
1.3.4 OFDM水声通信技术 | 第13页 |
1.3.5 时反水声通信技术 | 第13-14页 |
1.3.6 MIMO水声通信技术 | 第14页 |
1.3.7 水声通信技术小结 | 第14页 |
1.4 论文内容安排 | 第14-15页 |
第2章 信号处理平台设计方案 | 第15-23页 |
2.1 水声MODEM一般整体架构 | 第15-16页 |
2.2 信号处理平台设计要求 | 第16-17页 |
2.3 需求论证与方案分析 | 第17-18页 |
2.4 主要器件选型 | 第18-22页 |
2.4.1 DSP与FPGA选型 | 第18-20页 |
2.4.2 微控制器选型 | 第20页 |
2.4.3 ADC选型 | 第20-21页 |
2.4.4 PWM信号隔离器选型 | 第21页 |
2.4.5 CAN总线芯片选型 | 第21-22页 |
2.5 本章小结 | 第22-23页 |
第3章 信号处理平台硬件电路设计 | 第23-53页 |
3.1 电源模块设计与功耗分析 | 第23-28页 |
3.1.1 板级供电电路 | 第23-24页 |
3.1.2 FPGA供电电路 | 第24-25页 |
3.1.3 ADC供电电路 | 第25-26页 |
3.1.4 CAN总线供电电路 | 第26页 |
3.1.5 平台其他模块供电电路 | 第26-27页 |
3.1.6 FPGA与DSP功耗分析 | 第27-28页 |
3.2 OMAP核心板外围电路设计 | 第28-38页 |
3.2.1 换能器采样ADC | 第28-29页 |
3.2.2 RS232串口和以太网口 | 第29-31页 |
3.2.3 NOR FALSH和TF卡 | 第31-32页 |
3.2.4 DSP与FPGA通信接口 | 第32-38页 |
3.3 FPGA与外围电路设计 | 第38-42页 |
3.3.1 FPGA配置方式 | 第38-39页 |
3.3.2 FPGA时钟源选择 | 第39-40页 |
3.3.3 SRAM电路和TURBO编译码电路设计 | 第40-41页 |
3.3.4 ADC电路设计 | 第41-42页 |
3.4 微处理器与外围电路设计 | 第42-46页 |
3.4.1 RS232、RS422和RS485接口设计 | 第42-43页 |
3.4.2 CAN总线设计 | 第43-45页 |
3.4.3 实时时钟设计 | 第45-46页 |
3.5 PWM控制器与隔离电路设计 | 第46-47页 |
3.6 板级电源完整性仿真设计 | 第47-52页 |
3.6.1 PCB谐振理解 | 第47-48页 |
3.6.2 平面谐振仿真分析 | 第48-50页 |
3.6.3 目标阻抗分析 | 第50页 |
3.6.4 去耦电容设计 | 第50-52页 |
3.7 本章小结 | 第52-53页 |
第4章 信号处理系统测试结果 | 第53-78页 |
4.1 核心板外围接口测试 | 第53-58页 |
4.1.1 DDR2内存测试 | 第53页 |
4.1.2 AD芯片采样测试 | 第53-54页 |
4.1.3 SD卡读写测试 | 第54-55页 |
4.1.4 NAND FALSH存储测试 | 第55-56页 |
4.1.5 串口通信测试 | 第56-57页 |
4.1.6 网口通信测试 | 第57-58页 |
4.2 千岛湖湖试 | 第58-62页 |
4.2.1 湖试情况 | 第58-59页 |
4.2.2 湖试结果 | 第59-62页 |
4.2.3 湖试总结 | 第62页 |
4.3 海试测试 | 第62-77页 |
4.3.1 试验准备 | 第62-63页 |
4.3.2 试验流程 | 第63-64页 |
4.3.3 嵊泗县枸杞岛南面海域试验数据分析 | 第64-69页 |
4.3.4 嵊泗县绿华岛北面海域试验数据分析 | 第69-76页 |
4.3.5 试验总结 | 第76-77页 |
4.4 本章小结 | 第77-78页 |
第5章 总结与展望 | 第78-80页 |
5.1 全文总结 | 第78页 |
5.2 后续工作的展望 | 第78-80页 |
致谢 | 第80-81页 |
参考文献 | 第81-84页 |
附录 | 第84-85页 |