| 致谢 | 第4-5页 |
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略词表 | 第9-13页 |
| 1 绪论 | 第13-31页 |
| 1.1 课题背景及意义 | 第13-15页 |
| 1.2 静电放电的模型 | 第15-20页 |
| 1.2.1 人体模型(HBM) | 第16-17页 |
| 1.2.2 机器模型(MM) | 第17页 |
| 1.2.3 组件充电模型(CDM) | 第17-19页 |
| 1.2.4 人体金属放电模型(HMM) | 第19页 |
| 1.2.5 国际电子工业委员会标准(IEC) | 第19-20页 |
| 1.3 典型的ESD测试方法 | 第20-26页 |
| 1.3.1 HBM和MM测试方法 | 第20-23页 |
| 1.3.2 CDM测试方法 | 第23页 |
| 1.3.3 IEC测试方法 | 第23-24页 |
| 1.3.4 TLP测试 | 第24-26页 |
| 1.4 集成电路的ESD防护研究现状 | 第26-29页 |
| 1.5 本论文的主要工作和组织结构 | 第29-31页 |
| 2 纳米集成电路的ESD防护设计研究 | 第31-67页 |
| 2.1 纳米集成电路的ESD防护概述 | 第31-35页 |
| 2.1.1 集成电路的ESD防护网络 | 第31-33页 |
| 2.1.2 28-nm CMOS工艺下的ESD设计窗口 | 第33-34页 |
| 2.1.3 28-nm CMOS工艺下的ESD防护目标 | 第34-35页 |
| 2.2 基于二极管的ESD防护结构研究 | 第35-42页 |
| 2.2.1 二极管的基本性质分析 | 第35-38页 |
| 2.2.2 二极管串的研究 | 第38-40页 |
| 2.2.3 栅极隔离二极管(Gate Diode)的研究 | 第40-41页 |
| 2.2.4 二极管的ESD防护总结 | 第41-42页 |
| 2.3 基于MOS管的ESD防护结构研究 | 第42-49页 |
| 2.3.1 MOS管的基本性质分析 | 第42-45页 |
| 2.3.2 28-nmPS工艺下GGNMOS及GDPMOS的研究 | 第45-48页 |
| 2.3.3 MOS管的ESD防护总结 | 第48-49页 |
| 2.4 基于SCR的ESD防护结构研究 | 第49-65页 |
| 2.4.1 SCR的基本性质分析 | 第49-53页 |
| 2.4.2 小回滞SCR(SS-SCR)的设计研究 | 第53-59页 |
| 2.4.3 纵向SCR(VSCR)的设计研究 | 第59-65页 |
| 2.4.4 SCR的ESD防护总结 | 第65页 |
| 2.5 本章小结 | 第65-67页 |
| 3 纳米集成电路的抗栓锁研究 | 第67-73页 |
| 3.1 抗栓锁的测试方法 | 第67-69页 |
| 3.2 纳米集成电路版图的抗栓锁设计 | 第69-73页 |
| 4 总结及展望 | 第73-75页 |
| 4.1 总结 | 第73-74页 |
| 4.2 展望 | 第74-75页 |
| 参考文献 | 第75-85页 |
| 作者简历及在学期间所取得的科研成果 | 第85-86页 |
| 作者简历 | 第85页 |
| 发表和录用的文章 | 第85-86页 |
| 申请的专利 | 第86页 |
