基于FPGA的卫星通信信道编码设计与工程实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状与发展趋势 | 第9-10页 |
| 1.3 本课题的研究内容及结构安排 | 第10-12页 |
| 第2章 FPGA实现的关键技术 | 第12-22页 |
| 2.1 可编程逻辑器件的发展简史 | 第12页 |
| 2.2 可编程逻辑器件的分类 | 第12-13页 |
| 2.3 FPGA的基本结构 | 第13-16页 |
| 2.4 FPGA的设计流程 | 第16-19页 |
| 2.5 仿真平台的搭建 | 第19-20页 |
| 2.6 本章小结 | 第20-22页 |
| 第3章 信道编码的总体方案 | 第22-36页 |
| 3.1 数据采集平台信道编码的设计需求 | 第22-24页 |
| 3.2 BCH码 | 第24-27页 |
| 3.2.1 BCH编码原理 | 第24页 |
| 3.2.2 MATLAB实现BCH编码及译码 | 第24-27页 |
| 3.3 加扰成帧 | 第27-28页 |
| 3.4 RS编码 | 第28-33页 |
| 3.4.1 RS编码原理 | 第28-29页 |
| 3.4.2 MATLAB实现RS编码及译码 | 第29-33页 |
| 3.5 卷积编码 | 第33-34页 |
| 3.6 基带调制数据成帧 | 第34页 |
| 3.7 本章小结 | 第34-36页 |
| 第4章 基于FPGA信道编码模块设计 | 第36-42页 |
| 4.1 顶层模块 | 第36-37页 |
| 4.2 BCH编码模块 | 第37-38页 |
| 4.3 加扰成帧模块 | 第38页 |
| 4.4 RS编码模块 | 第38-39页 |
| 4.5 卷积编码模块 | 第39-40页 |
| 4.6 本章小结 | 第40-42页 |
| 第5章 信道编码的仿真与实现 | 第42-52页 |
| 5.1 顶层模块仿真 | 第42-43页 |
| 5.2 BCH编码模块仿真 | 第43-44页 |
| 5.3 加扰成帧模块仿真 | 第44页 |
| 5.4 RS编码仿真图 | 第44-46页 |
| 5.5 卷积编码模块的仿真 | 第46-47页 |
| 5.6 硬件实现与测试平台 | 第47-50页 |
| 5.7 本章小结 | 第50-52页 |
| 结论 | 第52-54页 |
| 参考文献 | 第54-57页 |
| 致谢 | 第57页 |
