| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 英文缩写说明 | 第9-11页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.3 本文主要工作和章节安排 | 第15-16页 |
| 第二章 压缩感知理论知识研究 | 第16-24页 |
| 2.1 压缩感知基本理论 | 第16-18页 |
| 2.2 信号的稀疏表示 | 第18-19页 |
| 2.3 观测矩阵的设计 | 第19-22页 |
| 2.4 信号重构 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 压缩感知重构算法分析 | 第24-38页 |
| 3.1 凸优化算法 | 第24-25页 |
| 3.2 贪婪算法 | 第25-33页 |
| 3.2.1 匹配追踪算法 | 第25-26页 |
| 3.2.2 正交匹配追踪算法 | 第26-27页 |
| 3.2.3 分段式正交匹配追踪算法 | 第27-28页 |
| 3.2.4 正则化正交匹配追踪算法 | 第28-29页 |
| 3.2.5 压缩采样匹配追踪算法 | 第29-30页 |
| 3.2.6 子空间匹配追踪算法 | 第30页 |
| 3.2.7 稀疏度自适应匹配追踪算法 | 第30-33页 |
| 3.3 仿真与分析 | 第33-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第四章 低硬件成本SP算法(Modified-SP)设计 | 第38-46页 |
| 4.1 算法原理 | 第38-41页 |
| 4.2 仿真实验 | 第41-45页 |
| 4.3 本章小结 | 第45-46页 |
| 第五章 低成本Modified-SP算法的VLSI实现与验证 | 第46-71页 |
| 5.1 总体结构设计 | 第46-50页 |
| 5.2 重构算法加速器分模块设计 | 第50-64页 |
| 5.2.1 顶层控制单元 | 第50页 |
| 5.2.2 相关值计算单元 | 第50-52页 |
| 5.2.3 最小二乘计算模块 | 第52-64页 |
| 5.2.4 支撑集筛选模块 | 第64页 |
| 5.2.5 残差更新模块 | 第64页 |
| 5.3 重构算法加速器仿真与验证 | 第64-70页 |
| 5.3.1 ASIC设计流程 | 第64-66页 |
| 5.3.2 仿真实现定点化 | 第66-68页 |
| 5.3.3 DC综合结果 | 第68-69页 |
| 5.3.4 FPGA实现 | 第69-70页 |
| 5.4 本章小结 | 第70-71页 |
| 第六章 总结和展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |