实时视频拼接系统的研究与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 视频拼接研究背景和意义 | 第7-8页 |
| 1.2 拼接技术的国内外研究现状 | 第8-9页 |
| 1.3 本文主要研究内容及组织结构 | 第9-11页 |
| 2 视频拼接关键技术及硬件平台概述 | 第11-20页 |
| 2.1 视频拼接流程 | 第11-12页 |
| 2.2 视频拼接的坐标系选择 | 第12-13页 |
| 2.3 视频拼接系统的关键技术 | 第13-16页 |
| 2.3.1 图像配准技术 | 第13-15页 |
| 2.3.2 图像融合技术 | 第15-16页 |
| 2.4 基于FPGA的视频拼接硬件平台概述 | 第16-19页 |
| 2.4.1 FPGA及Verilog HDL简介 | 第16-17页 |
| 2.4.2 图像算法的并行处理技术 | 第17-18页 |
| 2.4.3 视频拼接系统的硬件处理平台 | 第18-19页 |
| 2.5 本章小结 | 第19-20页 |
| 3 基于特征点的视频拼接算法 | 第20-40页 |
| 3.1 Harris角点配准算法 | 第20-27页 |
| 3.1.1 Harris角点检测 | 第20-23页 |
| 3.1.2 Harris角点匹配 | 第23-24页 |
| 3.1.3 匹配点对提纯 | 第24-27页 |
| 3.2 基于SIFT的配准算法 | 第27-33页 |
| 3.2.1 特征点提取 | 第27-29页 |
| 3.2.2 特征描述 | 第29-32页 |
| 3.2.3 特征匹配 | 第32-33页 |
| 3.3 基于视频拼接的配准算法 | 第33-35页 |
| 3.3.1 重叠区域估计 | 第33-34页 |
| 3.3.2 特征的自适应提取及描述优化 | 第34-35页 |
| 3.3.4 最佳匹配点选择 | 第35页 |
| 3.4 几种算法仿真结果及比较 | 第35-39页 |
| 3.5 本章小结 | 第39-40页 |
| 4 实时视频拼接系统平台搭建 | 第40-55页 |
| 4.1 视频采集模块 | 第41-48页 |
| 4.1.1 SAA7113初始化配置 | 第41-44页 |
| 4.1.2 SAA7113视频信号采集 | 第44-48页 |
| 4.2 视频存储模块 | 第48-52页 |
| 4.2.1 DDR3 SDRAM简介 | 第48-49页 |
| 4.2.2 视频存储的读写控制 | 第49-52页 |
| 4.3 视频显示模块 | 第52-54页 |
| 4.3.1 TFP410简介 | 第52-53页 |
| 4.3.2 DVI时序生成模块 | 第53-54页 |
| 4.4 本章小结 | 第54-55页 |
| 5 全景视频拼接算法的硬件逻辑实现 | 第55-72页 |
| 5.1 自适应Harris角点检测的硬件逻辑实现 | 第55-61页 |
| 5.1.1 方向导数计算 | 第55-57页 |
| 5.1.2 分布式高斯滤波 | 第57-59页 |
| 5.1.3 自适应非极大值抑制 | 第59-60页 |
| 5.1.4 模块仿真结果 | 第60-61页 |
| 5.2 特征点描述算法的硬件逻辑实现 | 第61-64页 |
| 5.2.1 特征主方向提取 | 第61-63页 |
| 5.2.2 特征描述子计算 | 第63-64页 |
| 5.3 特征匹配算法的硬件逻辑实现 | 第64-68页 |
| 5.3.1 特征点匹配 | 第65-66页 |
| 5.3.2 最佳匹配点对选择 | 第66-68页 |
| 5.4 系统实验结果及分析 | 第68-71页 |
| 5.4.1 系统性能分析 | 第68-69页 |
| 5.4.2 拼接效果展示 | 第69-71页 |
| 5.5 本章小结 | 第71-72页 |
| 6 总结与展望 | 第72-74页 |
| 6.1 总结 | 第72页 |
| 6.2 展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 附录 | 第79页 |
