| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 注释表 | 第14-16页 |
| 第1章 引言 | 第16-21页 |
| 1.1 论文研究背景 | 第16-17页 |
| 1.2 目的和意义 | 第17-18页 |
| 1.3 课题研究现状 | 第18-19页 |
| 1.4 论文结构安排 | 第19-21页 |
| 第2章 LTE-A基站容量测试仪基带系统概述与设计 | 第21-29页 |
| 2.1 基站容量测试仪需求分析 | 第21-23页 |
| 2.1.1 基站容量测试仪简介 | 第21-22页 |
| 2.1.2 LTE-A基站容量测试仪功能需求 | 第22页 |
| 2.1.3 LTE-A基站容量测试仪实现流程 | 第22-23页 |
| 2.2 基带系统框架 | 第23-25页 |
| 2.2.1 基带系统方案 | 第23-24页 |
| 2.2.2 多核基带处理板应用需求 | 第24-25页 |
| 2.3 芯片选型 | 第25-28页 |
| 2.3.1 多核DSP芯片 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第3章 基于TMS320C6670多核DSP关键技术的研究 | 第29-40页 |
| 3.1 Key Stone架构简介 | 第29页 |
| 3.2 存储器结构 | 第29-33页 |
| 3.2.1 存储管理 | 第30-31页 |
| 3.2.2 Cache原理 | 第31-33页 |
| 3.3 中断机制 | 第33-35页 |
| 3.4 SYS/BIOS操作系统 | 第35-39页 |
| 3.4.1 SYS/BIOS简介 | 第35-36页 |
| 3.4.2 SYS/BIOS应用程序开发流程 | 第36-37页 |
| 3.4.3 SYS/BIOS各模块介绍 | 第37-39页 |
| 3.5 本章小结 | 第39-40页 |
| 第4章 基于TMS320C6670通信方案研究 | 第40-62页 |
| 4.1 多核DSP核间通信 | 第40-50页 |
| 4.1.1 IPCGR寄存器 | 第40-43页 |
| 4.1.2 IPC组件 | 第43-45页 |
| 4.1.3 多核导航 | 第45-50页 |
| 4.2 芯片间通信 | 第50-61页 |
| 4.2.1 以太网通信 | 第50-55页 |
| 4.2.2 SRIO高速接口 | 第55-61页 |
| 4.3 本章小结 | 第61-62页 |
| 第5章 基于TMS320C6670多核数字基带系统的设计与实现 | 第62-82页 |
| 5.1 基于C6670平台的设计与实现 | 第62-67页 |
| 5.1.1 硬件基带系统的设计与实现 | 第62-63页 |
| 5.1.2 基于C6670软件框架设计 | 第63-67页 |
| 5.2 协议栈各功能模块介绍 | 第67-72页 |
| 5.2.1 适配层模块介绍 | 第67-69页 |
| 5.2.2 Trace模块介绍 | 第69-70页 |
| 5.2.3 定时器模块介绍 | 第70-72页 |
| 5.2.4 嵌入式内存管理方案 | 第72页 |
| 5.3 协处理器的应用 | 第72-81页 |
| 5.3.1 快速变换协处理器(FFTC) | 第73-77页 |
| 5.3.2 比特级协处理器(BCP) | 第77-81页 |
| 5.4 本章小结 | 第81-82页 |
| 第6章 基于TMS320C6670多核启动设计与实现 | 第82-93页 |
| 6.1 DSP启动加载过程 | 第82-86页 |
| 6.1.1 多核Boot Loader初始化 | 第82-84页 |
| 6.1.2 Boot信息文件的生成 | 第84-85页 |
| 6.1.3 工具链 | 第85-86页 |
| 6.2 SPI启动方式设计 | 第86-89页 |
| 6.2.1 SPI启动流程 | 第86-87页 |
| 6.2.2 SPI启动参数表 | 第87-88页 |
| 6.2.3 多核镜像烧写 | 第88-89页 |
| 6.2.4 结果验证 | 第89页 |
| 6.3 EMAC启动方式的设计 | 第89-92页 |
| 6.3.1 EMAC启动基本流程 | 第90页 |
| 6.3.2 EMAC数据包的发送 | 第90-92页 |
| 6.3.3 结果验证 | 第92页 |
| 6.4 本章小结 | 第92-93页 |
| 第7章 总结与展望 | 第93-95页 |
| 参考文献 | 第95-99页 |
| 致谢 | 第99-100页 |
| 攻读硕士学位期间从事的科研工作及取得的成果 | 第100页 |
