| 学位论文数据集 | 第3-4页 |
| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第14-24页 |
| 1.1 研究背景及意义 | 第14-15页 |
| 1.2 研究现状 | 第15-21页 |
| 1.2.1 PUF的研究现状 | 第15-18页 |
| 1.2.2 PUF的应用现状 | 第18-21页 |
| 1.3 本文工作与文档结构 | 第21-24页 |
| 第二章 物理不可克隆函数 | 第24-38页 |
| 2.1 PUF的定义与原理 | 第24-26页 |
| 2.1.1 PUF相关定义 | 第24-25页 |
| 2.1.2 PUF的原理 | 第25页 |
| 2.1.3 PUF的数学模型 | 第25-26页 |
| 2.1.4 PUF的基本属性 | 第26页 |
| 2.2 PUF的类别 | 第26-35页 |
| 2.2.1 非电子PUF | 第27页 |
| 2.2.2 模拟PUF | 第27-28页 |
| 2.2.3 基于存储单元的PUF | 第28-29页 |
| 2.2.4 基于延时单元的PUF | 第29-30页 |
| 2.2.5 仲裁PUF | 第30-32页 |
| 2.2.6 RO PUF | 第32-35页 |
| 2.3 强弱PUF | 第35-37页 |
| 2.3.1 弱PUF | 第36页 |
| 2.3.2 强PUF | 第36-37页 |
| 2.4 本章小结 | 第37-38页 |
| 第三章 基于FPGA的低开销RO PUF设计方案 | 第38-48页 |
| 3.1 FPGA的基本组成单元 | 第38-40页 |
| 3.2 基于FPGA的低开销RO原理设计 | 第40-43页 |
| 3.2.1 RO的原理设计 | 第41-42页 |
| 3.2.2 RO的等效设计 | 第42-43页 |
| 3.3 基于FPGA的低开销RO PUF的原理设计 | 第43-45页 |
| 3.3.1 使能单元的LUT级原理设计 | 第43-44页 |
| 3.3.2 RO基本单元的LUT级原理设计 | 第44页 |
| 3.3.3 RO内信号的流向 | 第44-45页 |
| 3.4 本章小结 | 第45-48页 |
| 第四章 低开销RO PUF的FPGA实现与分析 | 第48-64页 |
| 4.1 实验的软硬件平台 | 第48-51页 |
| 4.1.1 硬件环境 | 第49-50页 |
| 4.1.2 软件环境 | 第50-51页 |
| 4.2 双输出RO PUF的实验设计 | 第51-54页 |
| 4.2.1 整体设计 | 第51-53页 |
| 4.2.2 RO单元的设计方法 | 第53页 |
| 4.2.3 RO单元的位置约束 | 第53-54页 |
| 4.3 双输出RO PUF的性能指标分析 | 第54-62页 |
| 4.3.1 RO PUF的唯一性 | 第54-57页 |
| 4.3.2 RO PUF的随机性 | 第57-59页 |
| 4.3.3 RO PUF的可靠性 | 第59-61页 |
| 4.3.4 与现有RO PUF的硬件开销对比 | 第61-62页 |
| 4.4 本章小结 | 第62-64页 |
| 第五章 总结与展望 | 第64-66页 |
| 5.1 总结 | 第64页 |
| 5.2 展望 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 研究成果及发表的学术论文 | 第72-74页 |
| 作者与导师简介 | 第74-76页 |
| 附件 | 第76-77页 |