| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 引言 | 第9-18页 |
| ·研究背景及意义 | 第9-12页 |
| ·算法及验证平台发展动态 | 第12-16页 |
| ·信道估计 | 第12-13页 |
| ·频偏估计 | 第13-14页 |
| ·联合估计 | 第14页 |
| ·协同仿真平台 | 第14-16页 |
| ·研究目的 | 第16页 |
| ·本文主要工作和实现内容 | 第16-18页 |
| 第二章 算法设计 | 第18-39页 |
| ·OFDM 系统模型 | 第18-21页 |
| ·整体算法 | 第21-22页 |
| ·符号同步算法 | 第22-24页 |
| ·载波频偏估计算法 | 第24-27页 |
| ·信道估计算法 | 第27-31页 |
| ·采样时钟频偏估计算法 | 第31-35页 |
| ·MMSE 判决反馈均衡器(MMSE-DFE) | 第35-39页 |
| ·反馈滤波器设计 | 第36-37页 |
| ·前向滤波器设计 | 第37-39页 |
| 第三章 协同仿真平台及其程序设计 | 第39-56页 |
| ·协同仿真平台整体设计 | 第39-42页 |
| ·仿真平台选型 | 第40-41页 |
| ·PC 与 FPGA 通信方式选择 | 第41-42页 |
| ·PC 端 UDP 数据打包及解包模块 | 第42-46页 |
| ·USER 数据包格式 | 第42-43页 |
| ·UDP 数据格式 | 第43页 |
| ·PC 端 UDP 打包 | 第43-44页 |
| ·PC 端 UDP 数据包解包过程 | 第44-46页 |
| ·UDP 数据发送接收 | 第46-48页 |
| ·UDP 包发送 | 第48页 |
| ·UDP 包接收 | 第48页 |
| ·基于 FPGA 以太网的 UDP 数据协议处理和算法验证模块 | 第48-56页 |
| ·Instance-level wrapper | 第49-50页 |
| ·Block-level wrapper | 第50页 |
| ·Localink-level wrapper | 第50-53页 |
| ·User-level wrapper | 第53-56页 |
| 第四章 算法仿真和性能分析 | 第56-65页 |
| ·仿真环境 | 第56-57页 |
| ·CFO 估计性能分析 | 第57-58页 |
| ·信道估计性能分析 | 第58-59页 |
| ·SFO 估计性能分析 | 第59-60页 |
| ·DFE 估计性能分析 | 第60-61页 |
| ·整体性能分析 | 第61-62页 |
| ·硬件平台性能分析 | 第62-63页 |
| ·小结 | 第63-65页 |
| 第五章 总结 | 第65-67页 |
| ·工作总结 | 第65页 |
| ·未来展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-73页 |
| 攻硕期间取得的研究成果 | 第73-74页 |