| 摘要 | 第1-7页 |
| Abstract | 第7-14页 |
| 插图索引 | 第14-18页 |
| 附表索引 | 第18-19页 |
| 第1章 绪论 | 第19-40页 |
| ·课题研究的目的与意义 | 第19-21页 |
| ·莫尔斯码的起源及应用 | 第21-23页 |
| ·现代数字系统的设计 | 第23-30页 |
| ·数字系统的实现方式 | 第24-27页 |
| ·数字系统设计的描述方法 | 第27-30页 |
| ·SOC 与 IP 核复用技术 | 第30-37页 |
| ·SOC 与 IP 核概述 | 第30-33页 |
| ·IP 软核复用技术 | 第33-37页 |
| ·本文研究的主要内容与结构安排 | 第37-40页 |
| ·MC8051 IP 核的分析与验证 | 第37页 |
| ·设计与验证了一种莫尔斯码处理系统的新思路 | 第37-38页 |
| ·论文的结构安排 | 第38-40页 |
| 第2章 MC8051IP 核的分析与验证 | 第40-66页 |
| ·MC8051 IP 核体系结构 | 第41-43页 |
| ·SIU 模块的控制实现与验证 | 第43-46页 |
| ·SIU 串行口工作原理 | 第43-44页 |
| ·SIU 模块 IP 核的仿真验证 | 第44-46页 |
| ·TMRCTR 模块的控制实现与验证 | 第46-51页 |
| ·TMRCTR 定时/计数器工作原理 | 第46-48页 |
| ·TMRCTR 模块 IP 核的仿真验证 | 第48-51页 |
| ·ALU 模块 IP 核的分析与验证 | 第51-54页 |
| ·CONTROL 模块的控制实现 | 第54-61页 |
| ·存储器 IP 核的实现 | 第61-64页 |
| ·MC8051 IP 核的验证 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第3章 莫尔斯码处理系统的设计 | 第66-105页 |
| ·莫尔斯电码的数字化与编码解码 | 第66-69页 |
| ·莫尔斯码处理系统的 SOC 架构 | 第69-71页 |
| ·MC8051 IP 核的配置方案 | 第71-75页 |
| ·莫尔斯码串行通信模块的实现 | 第75-94页 |
| ·莫尔斯码串行通信模块的接口参数 | 第79-85页 |
| ·莫尔斯码串行通信模块 IP 核的描述 | 第85-93页 |
| ·莫尔斯码串行通信模块 IP 核的仿真 | 第93-94页 |
| ·波特率发生器的设计 | 第94-98页 |
| ·莫尔斯码串行通信波特率的设计 | 第95-97页 |
| ·波特率发生器模块 IP 核的设计描述 | 第97-98页 |
| ·CPU 控制模块的设计 | 第98-102页 |
| ·特殊功能寄存器模块的设计描述 | 第99-101页 |
| ·微操作模块的设计描述 | 第101-102页 |
| ·存储器模块的实现 | 第102-103页 |
| ·莫尔斯码处理系统 IP 核的总体实现 | 第103-104页 |
| ·本章小结 | 第104-105页 |
| 第4章 系统的 FPFA 验证与实现 | 第105-117页 |
| ·Quartus II 与 Cyclone III 开发板简介 | 第105-107页 |
| ·基于 Quartus II 莫尔斯码处理系统的 FPGA 验证 | 第107-116页 |
| ·系统的设计输入 | 第107-109页 |
| ·系统的编译实现 | 第109-112页 |
| ·仿真 | 第112-113页 |
| ·硬件下载与验证 | 第113-116页 |
| ·本章小结 | 第116-117页 |
| 总结与展望 | 第117-120页 |
| 参考文献 | 第120-126页 |
| 致谢 | 第126-127页 |