| 摘要 | 第1-9页 |
| ABSTRACT | 第9-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题研究背景 | 第11-13页 |
| ·DSP 概述 | 第11-12页 |
| ·DSP 片内cache 结构的重要性 | 第12-13页 |
| ·相关研究 | 第13-15页 |
| ·cache 缺失流水线 | 第13-14页 |
| ·cache 预取 | 第14-15页 |
| ·本文所做的工作 | 第15-16页 |
| ·文章结构 | 第16-17页 |
| 第二章 二级cache 缺失流水线结构的设计与实现 | 第17-37页 |
| ·“银河飞腾-DX”DSP 片内二级存储体系 | 第17-21页 |
| ·“银河飞腾-DX”DSP 总体结构 | 第17-18页 |
| ·“银河飞腾-DX”DSP 二级存储结构 | 第18-21页 |
| ·二级cache 缺失流水线 | 第21-32页 |
| ·读写缺失流水线问题的提出 | 第22-24页 |
| ·二级cache 缺失流水线结构 | 第24-25页 |
| ·原子性控制 | 第25-27页 |
| ·详细设计 | 第27-32页 |
| ·性能评估 | 第32-35页 |
| ·理论分析 | 第32-33页 |
| ·模拟测试结果 | 第33-35页 |
| ·小结 | 第35-37页 |
| 第三章 步长自适应二级cache 预取机制 | 第37-57页 |
| ·二级cache 失效行为分析 | 第37-40页 |
| ·cache 失效率对比 | 第37-38页 |
| ·cache 失效数据地址序列类型 | 第38-40页 |
| ·预取结构 | 第40-44页 |
| ·预取结构总体框图 | 第40页 |
| ·预取表 | 第40-41页 |
| ·控制逻辑 | 第41-43页 |
| ·结构参数 | 第43-44页 |
| ·工作机理 | 第44-50页 |
| ·工作流程 | 第44-48页 |
| ·预取实例 | 第48-50页 |
| ·性能评估与结构优化 | 第50-55页 |
| ·性能评估 | 第50-51页 |
| ·结构优化 | 第51-55页 |
| ·小结 | 第55-57页 |
| 第四章 “银河飞腾-DX”DSP 二级cache 预取结构 | 第57-65页 |
| ·流水化二级cache 预取结构 | 第57-60页 |
| ·流水化步长自适应二级cache 预取结构 | 第57-58页 |
| ·改进的预取表结构 | 第58-59页 |
| ·可配置结构设计 | 第59-60页 |
| ·访存仲裁 | 第60-63页 |
| ·L2 失效访存与预取的冲突仲裁 | 第61-62页 |
| ·L2 失效访存命中预取的处理 | 第62-63页 |
| ·小结 | 第63-65页 |
| 第五章 结束语 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 作者在学期间取得的学术成果 | 第73页 |