SAR回波信号全程采集存储系统的研究与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·课题背景 | 第9页 |
| ·数据采集技术发展现状简介 | 第9-10页 |
| ·存储系统的速度瓶颈 | 第10-11页 |
| ·研究内容概述 | 第11页 |
| ·本文所做的主要工作和论文结构 | 第11-13页 |
| 第二章 数据采集的基本理论 | 第13-20页 |
| ·采样基本理论 | 第13-16页 |
| ·采样 | 第13-15页 |
| ·抗混叠滤波器 | 第15-16页 |
| ·数据采集过程 | 第16-20页 |
| ·采样保持 | 第16-17页 |
| ·量化与编码 | 第17-18页 |
| ·量化方法 | 第18页 |
| ·量化误差 | 第18-20页 |
| 第三章 数据存储技术的研究 | 第20-24页 |
| ·数据存储媒介 | 第20-21页 |
| ·数据存储控制 | 第21页 |
| ·硬件接口 | 第21-22页 |
| ·磁盘阵列 | 第22-24页 |
| 第四章 SAR回波信号全程采集存储系统的实现 | 第24-60页 |
| ·系统构成及设计原理 | 第24-25页 |
| ·数据采集模块 | 第25-29页 |
| ·输入模拟信号增益调整 | 第25-26页 |
| ·模数转换实现 | 第26-29页 |
| ·A/D转换芯片 | 第26-28页 |
| ·时钟芯片 | 第28页 |
| ·对采样单元电路PCB板的考虑 | 第28-29页 |
| ·采集存储控制模块 | 第29-36页 |
| ·FPGA芯片 | 第29-31页 |
| ·Nios II软核 | 第31-32页 |
| ·Nios II的接口电路设计 | 第32-36页 |
| ·Flash接口电路 | 第32-33页 |
| ·SDRAM接口电路 | 第33-34页 |
| ·JTAG接口电路 | 第34-35页 |
| ·AS接口电路 | 第35-36页 |
| ·数据存储接口模块 | 第36-43页 |
| ·FPGA芯片 | 第36-37页 |
| ·缓存SDRAM | 第37-43页 |
| ·SDRAM芯片 | 第37-39页 |
| ·SDRAM控制 | 第39-42页 |
| ·乒乓操作 | 第42-43页 |
| ·IDE接口的研究 | 第43-49页 |
| ·IDE接口协议 | 第43页 |
| ·IDE接口简介 | 第43-49页 |
| ·IDE接口的起源及发展 | 第43-44页 |
| ·IDE接口硬盘的外观 | 第44-45页 |
| ·ATA接口信号 | 第45-46页 |
| ·接口寄存器的定义与描述 | 第46页 |
| ·IDE接口器件的复位 | 第46-48页 |
| ·PIO和DMA数据传输方式 | 第48-49页 |
| ·存储器控制的硬件实现 | 第49-57页 |
| ·硬盘存储器 | 第49-50页 |
| ·寄存器 | 第50-51页 |
| ·命令和时序 | 第51-54页 |
| ·CRC计算实现 | 第54-57页 |
| ·系统工作流程 | 第57-59页 |
| ·小结 | 第59-60页 |
| 第五章 系统测试结果及分析 | 第60-69页 |
| ·A/D转换器动态参数的测试方法 | 第60-65页 |
| ·所需测试ADC的动态参数指标 | 第60-62页 |
| ·FFT测试的基本原理 | 第62-63页 |
| ·频域能量的泄漏问题 | 第63-65页 |
| ·FFT测试应具备的条件 | 第65页 |
| ·测试方案 | 第65-69页 |
| ·测试设备 | 第66页 |
| ·测试结果 | 第66-68页 |
| ·结果分析 | 第68-69页 |
| 结束语 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 攻硕期间的研究成果 | 第73页 |
| 个人简介 | 第73页 |
