| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-11页 |
| ·课题来源及意义 | 第8-10页 |
| ·课题的任务及要求 | 第10-11页 |
| 第二章 系统总体设计方案 | 第11-23页 |
| ·总体设计方案 | 第12-15页 |
| ·高速大容量数据存储模块设计方案 | 第13-14页 |
| ·高速缓存方案 | 第13页 |
| ·大容量缓存方案 | 第13-14页 |
| ·实时显示模块设计方案 | 第14-15页 |
| ·核心器件选型 | 第15-23页 |
| ·FPGA芯片选型 | 第15-19页 |
| ·存储芯片的选型 | 第19-23页 |
| 第三章 DDR2 SDRAM控制器的设计实现 | 第23-43页 |
| ·DDR2 SDRAM命令操作时序 | 第23-29页 |
| ·DDR2 SDRAM的初始化 | 第24页 |
| ·DDR2 SDRAM的寻址 | 第24-26页 |
| ·突发读写命令 | 第26-28页 |
| ·突发读操作 | 第26-27页 |
| ·突发写操作 | 第27-28页 |
| ·其他命令 | 第28-29页 |
| ·DDR2 SDRAM控制器模块设计 | 第29-40页 |
| ·控制器接口设计 | 第29-30页 |
| ·控制器设计原理 | 第30-35页 |
| ·写操作子模块 | 第31-32页 |
| ·读操作子模块 | 第32-35页 |
| ·其它操作子模块 | 第35页 |
| ·控制模块的实现及测试 | 第35-40页 |
| ·DDR2 SDRAM控制模块性能分析 | 第40-43页 |
| ·影响性能的主要时序参数 | 第40-41页 |
| ·提高性能的方法 | 第41-43页 |
| 第四章 DDR2 SDRAM在高速数据采集系统中的应用 | 第43-53页 |
| ·长存储的实现 | 第43-46页 |
| ·实时显示的实现 | 第46-53页 |
| ·波形映射模块的设计 | 第47-49页 |
| ·显示控制模块的设计 | 第49-51页 |
| ·实时显示下数据的存储 | 第51-53页 |
| 第五章 系统板级设计 | 第53-66页 |
| ·信号完整性设计 | 第53-56页 |
| ·电源完整性设计 | 第56-63页 |
| ·DDR2 SDRAM高速系统设计 | 第63-66页 |
| ·时钟信号的布线 | 第64页 |
| ·数据信号的布线 | 第64-65页 |
| ·地址、命令和控制信号的布线 | 第65-66页 |
| 第六章 系统调试 | 第66-72页 |
| ·测试方案 | 第66-70页 |
| ·测试结果 | 第70-72页 |
| 第七章 结束语 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间取得的研究成果 | 第76页 |