基于ARM的MVB接口机车逻辑控制模块设计与实现
摘要 | 第1-5页 |
Abstract | 第5-9页 |
1 绪论 | 第9-19页 |
1.1 列车通信网络(TCN)发展概况 | 第9-12页 |
1.1.1 TCN产生及特点 | 第9页 |
1.1.2 国外TCN的发展与应用 | 第9-11页 |
1.1.3 国内TCN的发展与应用 | 第11-12页 |
1.2 嵌入式系统技术及应用 | 第12-15页 |
1.2.1 嵌入式系统定义 | 第12-13页 |
1.2.2 嵌入式微处理器分类及特点 | 第13-14页 |
1.2.3 嵌入式操作系统介绍 | 第14-15页 |
1.3 韶山7E(SS7E)网络控制系统设计 | 第15-17页 |
1.3.1 SS7E设计要求及组成结构 | 第15-16页 |
1.3.2 SS7E系统各模块主要功能 | 第16-17页 |
1.4 课题提出的意义及本文研究工作 | 第17-19页 |
2 列车通信网络(TCN)研究与分析 | 第19-25页 |
2.1 TCN体系结构 | 第19-21页 |
2.1.1 TCN协议模型 | 第19-20页 |
2.1.2 TCN拓扑结构 | 第20页 |
2.1.3 TCN与其它现场总线比较 | 第20-21页 |
2.2 多功能车辆总线(MVB) | 第21-25页 |
2.2.1 MVB传输介质及拓扑结构 | 第21-23页 |
2.2.2 MVB数据类型 | 第23页 |
2.2.3 MVB设备分类 | 第23-25页 |
3 逻辑控制模块(LLC)总体设计 | 第25-38页 |
3.1 LLC特点及板位结构 | 第25-26页 |
3.2 CPU及MVB控制单元 | 第26-30页 |
3.2.1 设计要求 | 第26页 |
3.2.2 结构框图和配置指标 | 第26-27页 |
3.2.3 CPU选型方案及依据 | 第27-29页 |
3.2.4 NET+50结构框图及主要特点 | 第29-30页 |
3.3 数字量输入输出(DX)单元 | 第30-31页 |
3.3.1 DX技术要求及设计依据 | 第30-31页 |
3.3.2 DX单元设计框图 | 第31页 |
3.4 电源控制单元 | 第31-34页 |
3.4.1 设计要求 | 第31-32页 |
3.4.2 设计方案 | 第32-33页 |
3.4.3 电源设计时对电磁兼容的考虑 | 第33-34页 |
3.5 背板总线单元 | 第34-38页 |
3.5.1 背板总线分析与选择 | 第34-35页 |
3.5.2 背板总线设计 | 第35-38页 |
4 CPU及MVB控制单元设计 | 第38-53页 |
4.1 NET+50外围电路设计 | 第38-41页 |
4.1.1 自举配置电路 | 第38页 |
4.1.2 实时时钟(RTC)电路 | 第38-39页 |
4.1.3 看门狗、低压检测及手动系统复位电路 | 第39-40页 |
4.1.4 JTAG调试电路 | 第40-41页 |
4.2 存储器单元设计 | 第41-45页 |
4.2.1 SDRAM单元 | 第42-43页 |
4.2.2 Flash单元 | 第43-44页 |
4.2.3 NVRAM单元 | 第44-45页 |
4.3 NET+50与MVB接口单元设计 | 第45-47页 |
4.3.1 MVBC02与NET+50连接 | 第46-47页 |
4.3.2 MVBC02通信接口设计 | 第47页 |
4.4 总线接口单元设计 | 第47-48页 |
4.5 PCB设计 | 第48-51页 |
4.5.1 PCB设计中对电磁兼容的考虑 | 第48-50页 |
4.5.2 电路布线图 | 第50-51页 |
4.6 电路调试方案 | 第51-53页 |
5 数字量输入输出(DX)单元设计 | 第53-60页 |
5.1 数字量输入单元设计 | 第53-54页 |
5.2 数字量输出单元设计 | 第54-56页 |
5.3 FPGA控制单元设计 | 第56-57页 |
5.3.1 XC2S30 FPGA介绍 | 第56页 |
5.3.2 FPGA设计流程 | 第56-57页 |
5.4 PCB设计 | 第57-60页 |
结论 | 第60-61页 |
参考文献 | 第61-63页 |
攻读硕士学位期间发表学术论文情况 | 第63-64页 |
致谢 | 第64-65页 |
大连理工大学学位论文版权使用授权书 | 第65页 |