数字波束形成天线校正技术的FPGA实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-11页 |
| ·引言 | 第8-9页 |
| ·研究现状 | 第9-10页 |
| ·本文的主要工作与内容安排 | 第10-11页 |
| 第二章 波束形成校正系统概述和硬件基础知识 | 第11-32页 |
| ·数字波束形成技术概述 | 第11-14页 |
| ·阵列误差概述 | 第14-16页 |
| ·几种典型的校正系统 | 第16-21页 |
| ·注入信号校正系统 | 第16-18页 |
| ·盲校正系统 | 第18-19页 |
| ·无线信号馈入校正系统 | 第19-21页 |
| ·现场可编程门阵列（FPGA） | 第21-25页 |
| ·FPGA 简介 | 第21-23页 |
| ·FPGA 的设计流程 | 第23-25页 |
| ·甚高速集成电路硬件描述语言（VHDL）简介 | 第25-31页 |
| ·VHDL 语言的基本结构 | 第25页 |
| ·VHDL 的基本设计单元 | 第25-27页 |
| ·VHDL 语言的设计原则 | 第27-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 并行实时校正算法 | 第32-44页 |
| ·伪随机序列 | 第32-35页 |
| ·m 序列的产生 | 第32-33页 |
| ·m 序列的性质 | 第33-35页 |
| ·m 序列的正交化 | 第35页 |
| ·基于并行正交码的下行链路校正算法 | 第35-38页 |
| ·下行链路校正系统仿真 | 第38-40页 |
| ·基于参考序列的上行链路校正算法 | 第40-41页 |
| ·上行链路校正系统仿真 | 第41-42页 |
| ·本章小结 | 第42-44页 |
| 第四章 校正系统的FPGA 实现 | 第44-64页 |
| ·下行链路校正系统的 FPGA 实现 | 第44-58页 |
| ·下行链路校正系统的系统设计 | 第44-45页 |
| ·发射单元设计 | 第45-50页 |
| ·接收单元设计 | 第50-53页 |
| ·仿真和结果分析 | 第53-58页 |
| ·上行链路校正系统的 FPGA 实现 | 第58-63页 |
| ·发射单元设计 | 第59-60页 |
| ·接收单元设计 | 第60-61页 |
| ·仿真和结果分析 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 总结和展望 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 附录 | 第69-92页 |
| 附录1 SystemC 简介 | 第69-75页 |
| 附录2 常用本原多项式 | 第75-76页 |
| 附录3 VHDL 源程序 | 第76-92页 |
| 致谢 | 第92-93页 |
| 攻读学位期间发表的学术论文目录 | 第93-95页 |
