| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-12页 |
| ·研究意义 | 第7页 |
| ·数学函数的硬件实现方法 | 第7-8页 |
| ·CORDIC算法研究现状 | 第8-9页 |
| ·CORDIC算法的起源、应用 | 第8-9页 |
| ·CORDIC算法的国内外发展状况 | 第9页 |
| ·硬件实现方式——FPGA | 第9-10页 |
| ·CORDIC算法的问题与优化 | 第10-11页 |
| ·CORDIC算法存在的主要问题 | 第10页 |
| ·CORDIC算法的优化 | 第10-11页 |
| ·论文结构安排 | 第11-12页 |
| 第二章 传统CORDIC算法基本原理 | 第12-18页 |
| ·CORDIC算法 | 第12-14页 |
| ·旋转模式 | 第14页 |
| ·向量模式 | 第14页 |
| ·CORDIC算法统一结构 | 第14-15页 |
| ·CORDIC算法实现的结构 | 第15-18页 |
| ·反馈结构 | 第15-16页 |
| ·流水线结构 | 第16-18页 |
| 第三章 CORDIC算法的优化措施 | 第18-27页 |
| ·迭代次数与数据精度的关系 | 第18页 |
| ·CORDIC算法的局限性 | 第18-21页 |
| ·存储容量 | 第18-19页 |
| ·运算速度 | 第19-20页 |
| ·角度范围 | 第20-21页 |
| ·CORDIC算法的优化 | 第21-25页 |
| ·优化反正切函数表 | 第21-23页 |
| ·简化校正因子 | 第23页 |
| ·减少迭代次数 | 第23-25页 |
| ·全局的CORDIC算法 | 第25页 |
| ·输入角度范围的调整 | 第25-27页 |
| 第四章 优化CORDIC算法的FPGA整体设计 | 第27-34页 |
| ·FPGA设计概述 | 第27-31页 |
| ·FPGA简介 | 第27页 |
| ·FPGA的特点及结构 | 第27-28页 |
| ·FPGA的设计流程 | 第28-30页 |
| ·硬件描述语言的选择及芯片选型 | 第30-31页 |
| ·硬件平台 | 第31页 |
| ·系统整体结构 | 第31-32页 |
| ·系统整体流程 | 第32-34页 |
| 第五章 优化CORDIC算法的FPGA模块设计与仿真 | 第34-52页 |
| ·串口通信实现方案 | 第34-35页 |
| ·UART控制器 | 第35-45页 |
| ·UART整体结构 | 第35-38页 |
| ·UART各个模块设计 | 第38-43页 |
| ·测试平台的编写及主流程的测试 | 第43-44页 |
| ·UART仿真 | 第44-45页 |
| ·初始值缓存分配器 | 第45-46页 |
| ·象限转换的硬件实现 | 第46-48页 |
| ·优化后的CORDIC算法单元硬件实现 | 第48-50页 |
| ·传统CORDIC算法的硬件仿真 | 第48-49页 |
| ·全局的CORDIC算法的硬件仿真 | 第49-50页 |
| ·整个系统仿真 | 第50-52页 |
| 第六章 总结与展望 | 第52-54页 |
| ·论文总结 | 第52页 |
| ·研究课题展望 | 第52-54页 |
| 参考文献 | 第54-59页 |
| 附录 | 第59-71页 |
| 致谢 | 第71-72页 |
| 攻读学位期间主要的研究成果 | 第72页 |