H.264硬件编码技术研究及整数变换量化的实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 致谢 | 第7-13页 |
| 第一章 概述 | 第13-23页 |
| ·FPGA发展概况 | 第13-15页 |
| ·使用FPGA进行数字信号处理的优势 | 第15-18页 |
| ·H.264硬件编码系统研究现状 | 第18-19页 |
| ·使用硬编码系统的优势 | 第19-20页 |
| ·实现H.264硬件编码器工具介绍 | 第20-21页 |
| ·ISE开发环境介绍 | 第20页 |
| ·SoPC开发工具介绍 | 第20-21页 |
| ·仿真工具介绍 | 第21页 |
| ·综合工具选择 | 第21页 |
| ·主要工作及论文结构 | 第21-23页 |
| ·主要工作 | 第21页 |
| ·关键问题 | 第21-22页 |
| ·本文结构安排 | 第22-23页 |
| 第二章 H.264硬件编码关键技术 | 第23-36页 |
| ·H.264编码流程 | 第23-24页 |
| ·H.264编码复杂度分析 | 第24-27页 |
| ·运动估计复杂度分析 | 第25-26页 |
| ·DCT变换复杂度分析 | 第26页 |
| ·参考帧读写复杂度分析 | 第26页 |
| ·帧内预测复杂度分析 | 第26-27页 |
| ·编码系统软硬件划分及架构 | 第27-30页 |
| ·硬件加速单元编码系统 | 第28-29页 |
| ·单总线硬件编码体系结构 | 第29页 |
| ·多总线硬件编码体系结构 | 第29-30页 |
| ·编码器结构及模块划分 | 第30-32页 |
| ·流水线技术 | 第32-33页 |
| ·设计仿真与验证 | 第33-35页 |
| ·仿真 | 第33-34页 |
| ·电路验证与测试 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 H.264硬件编码系统设计 | 第36-48页 |
| ·系统功能描述 | 第36页 |
| ·系统的整体结构 | 第36-37页 |
| ·FPGA器件选择 | 第37-39页 |
| ·嵌入式微处理器 | 第39-43页 |
| ·PowerPC 405嵌入式处理器介绍 | 第39-41页 |
| ·PowerPC 405 OCM控制器 | 第41-42页 |
| ·PowerPC 405 APU控制器 | 第42-43页 |
| ·PowerPC 405 PLB控制器 | 第43页 |
| ·PowerPC 405应用模式 | 第43-44页 |
| ·PowerPC 405处理器系统的定制 | 第44-47页 |
| ·系统启动程序设计 | 第47页 |
| ·本章小结 | 第47-48页 |
| 第四章 H.264整数变换量化算法分析及实现 | 第48-68页 |
| ·H.264整数变换量化原理 | 第48-56页 |
| ·整数变换原理 | 第48-51页 |
| ·量化原理 | 第51-55页 |
| ·直流系数的变换量化 | 第55-56页 |
| ·FPGA系统设计原则与流程 | 第56-60页 |
| ·FPGA系统设计原则 | 第56-58页 |
| ·FPGA系统设计流程 | 第58-60页 |
| ·整数变换模块设计 | 第60-64页 |
| ·整数变换硬件实现方法 | 第60-61页 |
| ·一维整数变换硬件实现 | 第61-62页 |
| ·二维整数变换硬件实现 | 第62页 |
| ·仿真结果及分析 | 第62-64页 |
| ·量化模块设计 | 第64-66页 |
| ·量化器结构设计 | 第64-65页 |
| ·量化器仿真结果 | 第65-66页 |
| ·整数变换和量化结合的硬件实现 | 第66页 |
| ·验证和结果分析 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 总结与展望 | 第68-69页 |
| ·论文工作总结 | 第68页 |
| ·未来工作展望 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士期间发表论文 | 第71页 |
