| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 锁相环技术的历史与发展 | 第11-12页 |
| 1.2 本论文研究的锁相环的应用背景及意义 | 第12-14页 |
| 1.2.1 选题背景 | 第12-14页 |
| 1.2.2 选题应用方面的意义和价值 | 第14页 |
| 1.2.3 国内外发展现状 | 第14页 |
| 1.3 本文主要工作 | 第14-15页 |
| 1.4 本论文的结构安排 | 第15-17页 |
| 第二章 小数分频锁相环工作原理及特性分析 | 第17-29页 |
| 2.1 小数分频锁相环(PLL)工作原理 | 第17-18页 |
| 2.2 本课题设计的小数分频工作原理及实现方法 | 第18-20页 |
| 2.2.1 工作原理 | 第18-19页 |
| 2.2.2 实现方法 | 第19-20页 |
| 2.3 锁相环电路模型 | 第20-25页 |
| 2.3.1 鉴频/鉴相器 | 第20-22页 |
| 2.3.2 电荷泵 | 第22-23页 |
| 2.3.3 环路滤波器 | 第23-24页 |
| 2.3.4 压控振荡器 | 第24页 |
| 2.3.5 锁相环环路方程及特性分析 | 第24-25页 |
| 2.4 噪声分析及传递函数 | 第25-28页 |
| 2.4.1 相位噪声基础 | 第25-26页 |
| 2.4.2 相位噪传递函数 | 第26-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 SIGMA-DELTA调制器 | 第29-42页 |
| 3.1 基本概念 | 第29-33页 |
| 3.1.1 量化噪声 | 第29-31页 |
| 3.1.2 过采样技术 | 第31-32页 |
| 3.1.3 噪声整形 | 第32-33页 |
| 3.2 Sigma-Delta调制器原理 | 第33-36页 |
| 3.2.1 一阶Sigma-Delta调制器 | 第34-35页 |
| 3.2.2 二阶Sigma-Delta调制器 | 第35-36页 |
| 3.3 小数分频Sigma-Delta调制器设计 | 第36-41页 |
| 3.3.1 用于小数分频的一阶Sigma-Delta调制器 | 第36-38页 |
| 3.3.2 用于小数分频的MASH1-1-1-1设计 | 第38-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第四章 锁相环电路设计与仿真 | 第42-65页 |
| 4.1 鉴频鉴相器(PFD)设计 | 第42-47页 |
| 4.1.1 PFD设计指标 | 第42-43页 |
| 4.1.2 简单的PFD电路实现 | 第43-44页 |
| 4.1.3 本课题设计的PFD电路实现 | 第44-47页 |
| 4.2 电荷泵(CP)设计 | 第47-52页 |
| 4.2.1 基本电荷泵电路 | 第47-49页 |
| 4.2.2 电荷泵电路噪声 | 第49-50页 |
| 4.2.3 电荷泵电荷共享问题 | 第50-51页 |
| 4.2.4 电荷泵电路实现 | 第51-52页 |
| 4.3 低通滤波器(LPF)设计 | 第52-55页 |
| 4.3.1 滤波器电路结构设计 | 第52-53页 |
| 4.3.2 高阶滤波器电路参数设计 | 第53-55页 |
| 4.4 压控振荡器(VCO)设计 | 第55-59页 |
| 4.4.1 性能参数及整体电路 | 第55-56页 |
| 4.4.2 动态Boosted偏置电路 | 第56-57页 |
| 4.4.3 延时单元电路 | 第57-58页 |
| 4.4.4 输出缓冲器电路 | 第58-59页 |
| 4.5 电路仿真 | 第59-64页 |
| 4.5.1 鉴频鉴相器电路仿真 | 第59-60页 |
| 4.5.2 电荷泵电路仿真 | 第60-62页 |
| 4.5.3 压控振荡器电路仿真 | 第62页 |
| 4.5.4 数字算法仿真结果 | 第62-63页 |
| 4.5.5 锁相环整体仿真结果 | 第63-64页 |
| 4.6 本章小结 | 第64-65页 |
| 第五章 锁相环版图设计 | 第65-74页 |
| 5.1 版图设计中基本效应 | 第65-67页 |
| 5.1.1 闩锁效应 | 第65-66页 |
| 5.1.2 天线效应 | 第66-67页 |
| 5.1.3 浅槽隔离压力效应 | 第67页 |
| 5.2 版图设计中电容的实现方式 | 第67-69页 |
| 5.2.1 CMOS工艺中电容种类 | 第67-68页 |
| 5.2.2 提高单位面积电容值的方法 | 第68-69页 |
| 5.3 锁相环版图实现 | 第69-73页 |
| 5.3.1 锁相环整体布局 | 第69-70页 |
| 5.3.2 鉴频鉴相器版图设计 | 第70页 |
| 5.3.3 电荷泵版图设计 | 第70-71页 |
| 5.3.4 压控振荡器版图设计 | 第71-72页 |
| 5.3.5 锁相环整体版图设计 | 第72-73页 |
| 5.4 本章小结 | 第73-74页 |
| 第六章 芯片测试与结果分析 | 第74-84页 |
| 6.1 测试平台 | 第74-75页 |
| 6.2 测试结果 | 第75-83页 |
| 6.2.1 测试条件说明 | 第75-76页 |
| 6.2.2 功耗测试 | 第76页 |
| 6.2.3 抖动测试 | 第76-81页 |
| 6.2.4 相位噪声测试 | 第81-83页 |
| 6.3 测试结果分析 | 第83页 |
| 6.4 小结 | 第83-84页 |
| 第七章 总结与展望 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 攻硕期间取得的研究成果 | 第89页 |