| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题研究背景与意义 | 第16-17页 |
| 1.2 国内外现状与发展趋势 | 第17-19页 |
| 1.3 论文内容与章节安排 | 第19-20页 |
| 第二章 晶体振荡器频率稳定度的概念 | 第20-28页 |
| 2.1 频率稳定度的基本概念 | 第20-22页 |
| 2.1.1 频率稳定度 | 第20-21页 |
| 2.1.2 相位噪声 | 第21-22页 |
| 2.2 频率稳定度的表征方法 | 第22-25页 |
| 2.2.1 频率稳定度的频域表征 | 第22-23页 |
| 2.2.2 频率稳定度的时域表征 | 第23-24页 |
| 2.2.3 频率稳定度的时频域表征的转换 | 第24-25页 |
| 2.3 频率稳定度的影响因素 | 第25-26页 |
| 2.4 本章小结 | 第26-28页 |
| 第三章 晶体振荡器频率稳定度的测量及分析 | 第28-40页 |
| 3.1 全响应时间频率稳定度的测量方法 | 第28-32页 |
| 3.1.1 数字化全频率稳定度测量系统 | 第28-31页 |
| 3.1.2 数字化全频率稳定度测量系统与DMTD的比较 | 第31-32页 |
| 3.2 晶体振荡器频率稳定度的测量及分析 | 第32-37页 |
| 3.2.1 晶体振荡器的频率稳定度与相位噪声的对应关系 | 第32-34页 |
| 3.2.2 铷原子钟的频率稳定度与相位噪声的对应关系 | 第34-37页 |
| 3.3 晶体振荡器频率稳定度特性的深入探索 | 第37-38页 |
| 3.4 本章小结 | 第38-40页 |
| 第四章 基于延迟线的晶体振荡器稳定度改进方案设计 | 第40-62页 |
| 4.1 延迟反馈控制思路 | 第40-42页 |
| 4.2 延迟反馈控制系统方案 | 第42-49页 |
| 4.2.1 延时单元稳定性验证 | 第43-44页 |
| 4.2.2 方案实现的原理分析 | 第44-49页 |
| 4.3 延迟反馈控制系统硬件 | 第49-54页 |
| 4.3.1 延时单元 | 第50-52页 |
| 4.3.2 ADC采集板 | 第52-53页 |
| 4.3.3 FPGA控制板 | 第53-54页 |
| 4.3.4 DAC功能板 | 第54页 |
| 4.4 延迟反馈控制系统软件 | 第54-61页 |
| 4.4.1 时钟倍频和同步 | 第55-56页 |
| 4.4.2 时钟有效性检测 | 第56页 |
| 4.4.3 中值滤波器 | 第56-57页 |
| 4.4.4 Asin鉴相器 | 第57-59页 |
| 4.4.5 DAC驱动模块 | 第59-60页 |
| 4.4.6 系统顶层模块 | 第60-61页 |
| 4.5 本章小结 | 第61-62页 |
| 第五章 实验验证与系统误差分析 | 第62-76页 |
| 5.1 晶体振荡器开机特性和老化特性的验证 | 第62-64页 |
| 5.2 晶体振荡器当前值与历史值的相位变化 | 第64-69页 |
| 5.2.1 调整延迟线前的相位变化 | 第64-66页 |
| 5.2.2 调整延迟线后的相位变化 | 第66-69页 |
| 5.3 晶体振荡器频率稳定度的改进 | 第69-72页 |
| 5.4 系统误差分析 | 第72-75页 |
| 5.4.1 传输延迟误差 | 第72-74页 |
| 5.4.2 ADC器件误差 | 第74-75页 |
| 5.4.3 算法优化程度 | 第75页 |
| 5.5 本章小结 | 第75-76页 |
| 第六章 结论与展望 | 第76-78页 |
| 6.1 研究结论 | 第76-77页 |
| 6.2 研究展望 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 致谢 | 第82-84页 |
| 作者简介 | 第84-86页 |
| 附录 | 第86-94页 |
| 附录A PN8010相噪测量仪外观图 | 第86-87页 |
| 附录B LTC2284采集板原理图 | 第87-88页 |
| 附录C LTC2284采集板PCB图 | 第88-89页 |
| 附录D FPGA控制板原理图 | 第89-91页 |
| 附录E FPGA控制板PCB图 | 第91-92页 |
| 附录F DAC8831功能板原理图 | 第92-93页 |
| 附录G DAC8831功能板PCB图 | 第93-94页 |
