区域导航收发机设计
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 研究背景和意义 | 第10页 |
| 1.2 无线电导航系统发展及研究现状 | 第10-16页 |
| 1.2.1 卫星导航系统 | 第10-11页 |
| 1.2.2 罗兰C系统 | 第11-12页 |
| 1.2.3 超宽带室内定位系统 | 第12-14页 |
| 1.2.4 Locata新型区域导航定位系统 | 第14-16页 |
| 1.3 论文的研究内容及章节安排 | 第16-18页 |
| 第2章 区域导航收发一体机原理方案设计 | 第18-32页 |
| 2.1 区域导航系统介绍 | 第18-19页 |
| 2.2 直接序列扩频系统基本组成结构与原理 | 第19-28页 |
| 2.2.1 DSSS系统常用伪随机码序列 | 第20-22页 |
| 2.2.2 DSSS系统PSK调制解调原理 | 第22-24页 |
| 2.2.3 DSSS系统接收机同步原理 | 第24-28页 |
| 2.3 区域导航收发一体机设计指标以及方案选择 | 第28-30页 |
| 2.3.1 方案一：采用间接变频体制 | 第29-30页 |
| 2.3.2 方案二：采用零中频直接变频体制 | 第30页 |
| 2.3.3 区域导航收发一体机设计最终方案选择 | 第30页 |
| 2.4 本章小结 | 第30-32页 |
| 第3章 区域导航收发一体机硬件电路设计 | 第32-56页 |
| 3.1 区域导航收发一体机的硬件电路整体设计方案 | 第32-33页 |
| 3.2 区域导航收发一体机的芯片型号选择 | 第33-41页 |
| 3.2.1 数字信号处理模块芯片 | 第33-34页 |
| 3.2.2 变频模块芯片 | 第34-37页 |
| 3.2.3 功率放大模块芯片 | 第37页 |
| 3.2.4 低噪声放大模块芯片 | 第37-38页 |
| 3.2.5 时钟模块芯片 | 第38页 |
| 3.2.6 电源模块芯片 | 第38-41页 |
| 3.3 区域导航收发一体机的硬件电路设计 | 第41-54页 |
| 3.3.1 数字信号处理电路板 | 第41-48页 |
| 3.3.2 射频电路板 | 第48-52页 |
| 3.3.3 时钟信号电路板 | 第52-54页 |
| 3.4 本章小结 | 第54-56页 |
| 第4章 区域导航收发一体机软件设计及测试结果分析 | 第56-74页 |
| 4.1 区域导航收发一体机软件设计 | 第56-67页 |
| 4.1.1 AD9361底层驱动软件设计 | 第57-60页 |
| 4.1.2 扩频信号DPSK调制发送软件设计 | 第60-63页 |
| 4.1.3 扩频信号接收解调软件设计 | 第63-67页 |
| 4.2 区域导航收发一体机测试结果及分析 | 第67-73页 |
| 4.2.1 时钟信号硬件电路测试 | 第68页 |
| 4.2.2 收发一体机发射功能测试 | 第68-70页 |
| 4.2.3 收发一体机接收功能测试 | 第70-73页 |
| 4.3 本章小结 | 第73-74页 |
| 结论 | 第74-76页 |
| 参考文献 | 第76-82页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第82-84页 |
| 致谢 | 第84页 |
