一种低相噪频率源的研究与设计
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究的背景与意义 | 第10-11页 |
| 1.2 低相噪频率源国内外研究现状 | 第11-13页 |
| 1.2.1 国外研究现状 | 第11-12页 |
| 1.2.2 国内研究现状 | 第12-13页 |
| 1.3 论文内容及章节安排 | 第13-15页 |
| 第二章 频率合成基本理论 | 第15-31页 |
| 2.1 锁相环基本原理 | 第15-20页 |
| 2.1.1 鉴相器 | 第15-16页 |
| 2.1.2 环路滤波器 | 第16-18页 |
| 2.1.3 振荡器 | 第18-20页 |
| 2.2 取样锁相环 | 第20-26页 |
| 2.2.1 取样锁相环的基本构成 | 第20页 |
| 2.2.2 取样保持鉴相器 | 第20-24页 |
| 2.2.3 取样锁相环设计 | 第24-26页 |
| 2.3 直接数字频率合成技术 | 第26-30页 |
| 2.3.1 DDS基本原理 | 第26-27页 |
| 2.3.2 DDS输出信号杂散分析 | 第27-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第三章 频率源的方案设计 | 第31-39页 |
| 3.1 频率源预期指标 | 第31页 |
| 3.2 频率源方案前期设计 | 第31-35页 |
| 3.2.1 DDS激励PLL频率合成 | 第32-33页 |
| 3.2.2 PLL内插DDS频率合成 | 第33页 |
| 3.2.3 DDS和PLL环外混频频率合成 | 第33-34页 |
| 3.2.4 DDS内环分频频率合成 | 第34-35页 |
| 3.3 频率源总体方案设计 | 第35-38页 |
| 3.3.1 点频源模块方案设计 | 第35-36页 |
| 3.3.2 DDS模块方案设计 | 第36-37页 |
| 3.3.3 倍频模块方案设计 | 第37-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第四章 频率源各模块电路设计实现 | 第39-74页 |
| 4.1 点频源模块设计 | 第39-53页 |
| 4.1.1 器件选择 | 第39-43页 |
| 4.1.2 点频源模块电路设计 | 第43-53页 |
| 4.1.2.1 同轴振荡器的设计 | 第43-46页 |
| 4.1.2.2 锁相环路滤波器的设计 | 第46-50页 |
| 4.1.2.3 无源电路的仿真 | 第50-52页 |
| 4.1.2.4 电路整体布局 | 第52-53页 |
| 4.2 DDS模块设计 | 第53-56页 |
| 4.3 倍频模块设计 | 第56-71页 |
| 4.3.1 一次倍频电路器件选择及设计 | 第56-61页 |
| 4.3.2 二次倍频电路器件选择及设计 | 第61-65页 |
| 4.3.3 三次倍频电路器件选择及设计 | 第65-71页 |
| 4.4 问题总结 | 第71-73页 |
| 4.5 本章小结 | 第73-74页 |
| 第五章 测试结果与分析 | 第74-90页 |
| 5.1 3.5GHZ点频源模块测试 | 第74-78页 |
| 5.1.1 CRO模块测试 | 第74-76页 |
| 5.1.2 组装测试 | 第76-78页 |
| 5.2 DDS模块测试 | 第78-81页 |
| 5.3 倍频模块测试 | 第81-88页 |
| 5.3.1 开关滤波器组测试 | 第82-85页 |
| 5.3.2 一次倍频测试 | 第85-87页 |
| 5.3.3 二次倍频测试 | 第87-88页 |
| 5.4 整机级联测试 | 第88-89页 |
| 5.5 本章小结 | 第89-90页 |
| 第六章 总结与展望 | 第90-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-94页 |
| 攻读硕士学位期间取得的成果 | 第94页 |
