QAM解调数据并行处理定时同步技术研究
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状及发展趋势 | 第10-15页 |
| 1.2.1 高速数字解调器架构 | 第10-13页 |
| 1.2.2 定时同步技术研究 | 第13-15页 |
| 1.3 论文研究目标、内容及结构安排 | 第15-17页 |
| 1.3.1 研究目标 | 第15页 |
| 1.3.2 论文主要研究内容 | 第15-16页 |
| 1.3.3 论文的结构安排 | 第16-17页 |
| 第二章 高速并行解调架构分析与设计 | 第17-39页 |
| 2.1 QAM调制解调基本原理 | 第17-25页 |
| 2.1.1 QAM调制原理 | 第17-18页 |
| 2.1.2 解调器基本结构 | 第18-20页 |
| 2.1.3 无码间干扰及最佳接收匹配滤波理论 | 第20-25页 |
| 2.2 高速解调器指标设计 | 第25-27页 |
| 2.2.1 调制方式的选择 | 第25-26页 |
| 2.2.2 中频设计 | 第26-27页 |
| 2.3 高速解调器架构设计 | 第27-30页 |
| 2.3.1 架构选择 | 第27-29页 |
| 2.3.2 架构设计 | 第29-30页 |
| 2.4 频域匹配滤波设计 | 第30-38页 |
| 2.4.1 FFT原理 | 第30-34页 |
| 2.4.2 高速频域匹配滤波的原理 | 第34-35页 |
| 2.4.3 匹配滤波及FFT的实现优化 | 第35-38页 |
| 2.5 本章小结 | 第38-39页 |
| 第三章 高速并行定时同步技术研究 | 第39-54页 |
| 3.1 定时同步方案设计 | 第40-43页 |
| 3.2 定时误差检测算法设计 | 第43-49页 |
| 3.2.1 定时误差检测算法研究 | 第43-48页 |
| 3.2.2 定时误差检测并行设计 | 第48-49页 |
| 3.3 环路滤波器设计 | 第49-50页 |
| 3.4 定时相位误差校正设计 | 第50-52页 |
| 3.4.1 定时相位误差校正算法研究 | 第50-51页 |
| 3.4.2 定时相位误差校正并行设计 | 第51-52页 |
| 3.5 定时频偏校正算法研究 | 第52-53页 |
| 3.6 本章小结 | 第53-54页 |
| 第四章 并行架构定时同步仿真 | 第54-62页 |
| 4.1 匹配滤波器的设计与仿真 | 第54-56页 |
| 4.1.1 匹配滤波器的MATLAB设计 | 第54-56页 |
| 4.1.2 频域匹配滤波器的MATLAB仿真 | 第56页 |
| 4.2 免混频下变频的仿真 | 第56-58页 |
| 4.3 定时同步算法的仿真 | 第58-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第五章 并行处理定时同步实现及验证 | 第62-83页 |
| 5.1 基于FPGA的硬件系统设计 | 第62页 |
| 5.2 系统硬件芯片选型及电路设计 | 第62-69页 |
| 5.2.1 数字信号处理芯片选型及电路设计 | 第63-66页 |
| 5.2.2 时钟消抖芯片选型及电路设计 | 第66-67页 |
| 5.2.3 ADC采样芯片选型及电路设计 | 第67-69页 |
| 5.3 并行处理定时同步的FPGA实现及仿真 | 第69-78页 |
| 5.3.1 数据重排的FPGA实现 | 第70-71页 |
| 5.3.2 匹配滤波及相偏校正的FPGA实现 | 第71-74页 |
| 5.3.3 定时误差检测及控制的FPGA实现 | 第74-77页 |
| 5.3.4 定时同步各模块联合实现及仿真 | 第77-78页 |
| 5.4 板级调试及验证 | 第78-82页 |
| 5.5 本章小结 | 第82-83页 |
| 第六章 总结与展望 | 第83-85页 |
| 6.1 全文总结 | 第83-84页 |
| 6.2 展望 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-88页 |
