GPS精确授时及其快照数据采集系统的研究和实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-14页 |
| 1.1 课题研究背景 | 第11页 |
| 1.2 相关技术国内外研究 | 第11-13页 |
| 1.2.1 授时技术 | 第11-12页 |
| 1.2.2 带定位功能的接收机 | 第12-13页 |
| 1.3 本文工作及内容安排 | 第13-14页 |
| 第二章 基于GPS的精确授时技术及FPGA实现 | 第14-29页 |
| 2.1 系统总体结构 | 第14-15页 |
| 2.2 GPS系统简介 | 第15-17页 |
| 2.2.1 GPS系统组成 | 第15-16页 |
| 2.2.2 GPS同步技术 | 第16-17页 |
| 2.3 精确时间测量原理 | 第17-19页 |
| 2.3.1 恒温晶振的频率稳定度特性 | 第18页 |
| 2.3.2 GPS秒脉冲特性分析 | 第18-19页 |
| 2.4 计数器的时钟频率的选择 | 第19-21页 |
| 2.5 纳秒时间的计算 | 第21-24页 |
| 2.5.1 基带数据与秒脉冲的同步电路 | 第22-23页 |
| 2.5.2 秒脉冲的抗干扰 | 第23-24页 |
| 2.5.3 纳秒时间计算的测试 | 第24页 |
| 2.6 整秒时间的解析 | 第24-27页 |
| 2.7 时间戳信息的误差分析 | 第27-28页 |
| 2.8 本章小结 | 第28-29页 |
| 第三章 快照数据采集系统及FPGA实现 | 第29-41页 |
| 3.1 GPS参数配置与状态信息反馈模块 | 第29-31页 |
| 3.1.1 GPS参数配置模块 | 第29-30页 |
| 3.1.2 状态信息反馈模块 | 第30-31页 |
| 3.2 拼接帧模块 | 第31-32页 |
| 3.3 DDR2缓存 | 第32-33页 |
| 3.4 双FIFO的乒乓操作 | 第33-35页 |
| 3.4.1 接收FIFO | 第33-34页 |
| 3.4.2 乒乓缓存 | 第34-35页 |
| 3.5 写操作模块 | 第35-38页 |
| 3.5.1 帧写地址控制模块 | 第35-37页 |
| 3.5.2 写DDR2控制模块 | 第37-38页 |
| 3.6 读操作模块 | 第38-39页 |
| 3.6.1 帧读地址控制模块 | 第38页 |
| 3.6.2 读DDR2控制模块 | 第38-39页 |
| 3.7 读写互斥模块 | 第39页 |
| 3.8 McBSP接口模块以及发送FIFO | 第39-40页 |
| 3.9 本章小结 | 第40-41页 |
| 第四章 授时功能的触发机制及FPGA实现 | 第41-59页 |
| 4.1 定时触发 | 第41-42页 |
| 4.2 电平持续触发 | 第42-53页 |
| 4.2.1 电平触发原理 | 第42页 |
| 4.2.2 电平检测 | 第42-53页 |
| 4.3 突发单次触发 | 第53-58页 |
| 4.3.1 突发单次触发原理 | 第53-54页 |
| 4.3.2 短时突发信号检测 | 第54-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 系统集成测试 | 第59-67页 |
| 5.1 测试平台 | 第59页 |
| 5.2 快照数据采集系统测试 | 第59-62页 |
| 5.3 触发机制的测试 | 第62-63页 |
| 5.3.1 定时触发测试 | 第62页 |
| 5.3.2 电平持续触发测试 | 第62-63页 |
| 5.3.3 突发单次触发测试 | 第63页 |
| 5.4 时差估计结果与分析 | 第63-66页 |
| 5.5 系统资源消耗 | 第66页 |
| 5.6 本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 6.1 本文总结 | 第67页 |
| 6.2 后续工作展望 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 在校期间研究成果 | 第73-74页 |
