基于DSP的ARINC429总线收发系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1. 绪论 | 第10-13页 |
| ·引言 | 第10页 |
| ·国内外研究现状 | 第10-11页 |
| ·研究背景及意义 | 第11-12页 |
| ·论文主要工作 | 第12-13页 |
| 2. 系统设计总体方案 | 第13-21页 |
| ·系统设计相关理论知识 | 第13-19页 |
| ·ARINC429总线规范 | 第13-15页 |
| ·USB通信协议 | 第15-17页 |
| ·串行通信协议 | 第17-18页 |
| ·常用校验方式 | 第18-19页 |
| ·系统设计总体方案 | 第19-21页 |
| ·系统方案设计 | 第19-20页 |
| ·系统功能描述 | 第20-21页 |
| 3. 系统硬件设计与实现 | 第21-37页 |
| ·DSP最小系统设计 | 第21-25页 |
| ·DSP芯片选型 | 第21-22页 |
| ·供电电路设计 | 第22-23页 |
| ·复位电路设计 | 第23-24页 |
| ·存储器扩展接口设计 | 第24页 |
| ·JTAG接口与系统时钟设计 | 第24-25页 |
| ·电平转换电路设计 | 第25-26页 |
| ·ARINC429发送接收接口电路设计 | 第26-32页 |
| ·ARINC429总线收发芯片HS-3282 | 第26-31页 |
| ·发送接收接口电路 | 第31-32页 |
| ·USB接口电路设计 | 第32-33页 |
| ·USB芯片选择 | 第32-33页 |
| ·USB接口电路 | 第33页 |
| ·串行通信接口电路设计 | 第33-34页 |
| ·DSP与CPLD连接接口设计 | 第34-36页 |
| ·CPLD选型 | 第34-35页 |
| ·DSP与CPLD接口电路 | 第35-36页 |
| ·系统抗干扰设计 | 第36-37页 |
| 4. 系统软件设计 | 第37-53页 |
| ·系统软件设计总体方案 | 第37-38页 |
| ·软件设计要求 | 第38-39页 |
| ·PC机软件程序设计 | 第39-40页 |
| ·DSP软件程序设计 | 第40-47页 |
| ·软件开发环境CCS3.3 | 第40-41页 |
| ·系统初始化 | 第41-42页 |
| ·SCI初始化 | 第42-43页 |
| ·ARINC429总线数据发送程序 | 第43-45页 |
| ·ARINC429总线数据接收程序 | 第45-47页 |
| ·CPLD时序逻辑设计与实现 | 第47-50页 |
| ·CPLD时序逻辑设计 | 第47-49页 |
| ·CPLD时序逻辑实现 | 第49-50页 |
| ·校验方式实现 | 第50-53页 |
| 5. 系统测试及结果分析 | 第53-63页 |
| ·系统测试方案 | 第53-54页 |
| ·DSP与CPLD的接口测试 | 第54-55页 |
| ·驱动电路测试 | 第55-56页 |
| ·USB接口电路测试 | 第56-57页 |
| ·串行口接口电路测试 | 第57-58页 |
| ·发送单次数据测试 | 第58-59页 |
| ·发送多次数据测试 | 第59-60页 |
| ·控制字模式测试 | 第60-62页 |
| ·接收数据测试 | 第62-63页 |
| 6. 总结与展望 | 第63-65页 |
| 附录 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士期间发表的论文及参与的科研工作 | 第69-70页 |
| 致谢 | 第70页 |
