基于FPGA的多功能复接器的设计与实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 引言 | 第8页 |
| 1.2 需求分析 | 第8-9页 |
| 1.3 复接技术的研究现状 | 第9-11页 |
| 1.4 本文的主要工作 | 第11页 |
| 1.5 论文的主要内容 | 第11-12页 |
| 第二章 数字复接的基本功能设计 | 第12-30页 |
| 2.1 数字复接的基本组成 | 第12-15页 |
| 2.1.1 数字复接基本概念 | 第12-13页 |
| 2.1.2 数字复接的实现方式 | 第13-15页 |
| 2.2 帧同步技术 | 第15-19页 |
| 2.2.1 帧结构设计 | 第15页 |
| 2.2.2 帧定位码型及长度 | 第15-17页 |
| 2.2.3 帧同步性能指标 | 第17-18页 |
| 2.2.4 抗衰落帧同步 | 第18-19页 |
| 2.3 加扰与解扰 | 第19-20页 |
| 2.4 交织与解交织 | 第20-21页 |
| 2.5 RS编码与译码 | 第21-22页 |
| 2.6 FPGA的原理和应用 | 第22-30页 |
| 2.6.1 FPGA内部结构 | 第23-24页 |
| 2.6.2 逻辑分析仪SignalTap | 第24-25页 |
| 2.6.3 软核处理器NiosⅡ | 第25-26页 |
| 2.6.4 数控振荡器NCO | 第26-30页 |
| 第三章 低速业务的功能设计 | 第30-38页 |
| 3.1 串行通信简介 | 第30-31页 |
| 3.1.1 串行通信帧格式 | 第30页 |
| 3.1.2 串行通信收发原理 | 第30-31页 |
| 3.2 串口扩展功能 | 第31-33页 |
| 3.3 异步数据速率自适应功能 | 第33-34页 |
| 3.4 异步数据高效传输功能 | 第34-38页 |
| 第四章 群路复接的功能设计 | 第38-54页 |
| 4.1 中继信令加固 | 第38-41页 |
| 4.1.1 信令加固原理分析 | 第38页 |
| 4.1.2 信令加固的实现 | 第38-41页 |
| 4.2 无损伤切换 | 第41-44页 |
| 4.2.1 关键技术 | 第41-43页 |
| 4.2.2 具体实现 | 第43-44页 |
| 4.3 准同步复接功能 | 第44-48页 |
| 4.3.1 基本原理 | 第44-45页 |
| 4.3.2 具体实现 | 第45-48页 |
| 4.4 数字交叉连接功能 | 第48-49页 |
| 4.5 E1/以太网桥接器功能 | 第49-54页 |
| 4.5.1 方案简介 | 第49-51页 |
| 4.5.2 具体实现 | 第51-54页 |
| 第五章 系统功能的设计与实现 | 第54-64页 |
| 5.1 硬件设计 | 第54-55页 |
| 5.1.1 工具与规则 | 第54-55页 |
| 5.1.2 器件选型 | 第55页 |
| 5.2 FPGA软件设计 | 第55-59页 |
| 5.2.1 复接端程序设计 | 第56-57页 |
| 5.2.2 分接端程序设计 | 第57-59页 |
| 5.3 设备组成 | 第59-62页 |
| 5.4 功能测试 | 第62-64页 |
| 第六章 结束语 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 研究成果 | 第70页 |
