| 中文摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 目录 | 第7-10页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题研究背景及意义 | 第10-12页 |
| 1.2 国内外同类课题研究现状及发展趋势 | 第12-13页 |
| 1.3 论文研究的主要内容与结构安排 | 第13-16页 |
| 第2章 数字图像压缩技术的基本理论 | 第16-24页 |
| 2.1 数据压缩的必要性 | 第16-17页 |
| 2.1.1 压缩的条件 | 第16页 |
| 2.1.2 数据冗余 | 第16-17页 |
| 2.2 图像压缩的分类及其基本编码方式 | 第17-19页 |
| 2.2.1 无损压缩技术 | 第17-18页 |
| 2.2.2 有损压缩技术 | 第18-19页 |
| 2.3 典型图像压缩算法的比较 | 第19-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 JPEG 编码算法研究 | 第24-48页 |
| 3.1 JPEG 算法简介 | 第24页 |
| 3.2 JPEG 算法基本原理 | 第24-35页 |
| 3.2.1 JPEG 编码器 | 第24-30页 |
| 3.2.2 JPEG 解码器 | 第30-35页 |
| 3.3 JPEG 编码流程分析 | 第35-43页 |
| 3.3.1 YUV 色彩空间转换 | 第35-37页 |
| 3.3.2 离散余弦变换（DCT 和 IDCT） | 第37-38页 |
| 3.3.3 量化 | 第38-40页 |
| 3.3.4 熵编码 | 第40-43页 |
| 3.4 JPEG 算法仿真与实现 | 第43-47页 |
| 3.5 本章小结 | 第47-48页 |
| 第4章 信息论与纠错编码 | 第48-69页 |
| 4.1 信息论基础 | 第48页 |
| 4.2 卷积码概述 | 第48-49页 |
| 4.3 卷积码结构特性及维特比译码 | 第49-56页 |
| 4.3.1 卷积码的状态图和网格描述 | 第49-51页 |
| 4.3.2 卷积码的传递函数 | 第51-54页 |
| 4.3.3 维特比算法 | 第54-56页 |
| 4.4 卷积码的 Matlab 仿真实现 | 第56-64页 |
| 4.4.1 (2,1,7)卷积码编码器 | 第56-58页 |
| 4.4.2 (2,1,7)编码器的 Matlab 仿真 | 第58-59页 |
| 4.4.3 维特比译码原理分析与 Matlab 仿真 | 第59-60页 |
| 4.4.4 基于 Matlab 的 (2,1,7)卷积码性能分析 | 第60-63页 |
| 4.4.5 DSP 实现的（2,1,7）卷积码性能仿真 | 第63-64页 |
| 4.5 卷积码的硬件平台实现 | 第64-68页 |
| 4.5.1 卷积码编码的 DSP 实现 | 第64-65页 |
| 4.5.2 维特比译码的 DSP 实现 | 第65-66页 |
| 4.5.3 卷积码的纠错能力验证 | 第66-68页 |
| 4.6 本章小结 | 第68-69页 |
| 第5章 SDR 系统信源模块的硬件系统搭建与实现 | 第69-93页 |
| 5.1 SDR 模块硬件平台 | 第69-72页 |
| 5.1.1 SDR 系统的功能结构 | 第69-70页 |
| 5.1.2 SDR 系统的硬件结构 | 第70-71页 |
| 5.1.3 DSP 芯片介绍 | 第71-72页 |
| 5.2 信源硬件电路设计 | 第72-79页 |
| 5.2.1 视频解码器电路设计 | 第72-73页 |
| 5.2.2 外部存储器电路设计 | 第73-74页 |
| 5.2.3 外部缓存器电路设计 | 第74-75页 |
| 5.2.4 信源电源电路设计 | 第75-77页 |
| 5.2.5 信源与信道模块复接接口电路 | 第77页 |
| 5.2.6 信源模块 EMIF 总线接口电路 | 第77-78页 |
| 5.2.7 自启动电路设计 | 第78-79页 |
| 5.3 PCB 结构设计 | 第79-81页 |
| 5.4 JPEG 算法的 DSP 实现 | 第81-84页 |
| 5.4.1 集成开发环境 CCS 简介 | 第81-82页 |
| 5.4.2 DSP 软件开发流程 | 第82-84页 |
| 5.5 实验结果测试 | 第84-91页 |
| 5.6 本章小结 | 第91-93页 |
| 结论 | 第93-94页 |
| 参考文献 | 第94-100页 |
| 致谢 | 第100-101页 |
| 攻读硕士学位期间发表的学术论文与奖励 | 第101-102页 |
| 攻读硕士学位期间参加的科研项目 | 第102页 |
