基于FPGA的视频缩放算法的研究与实现
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-20页 |
| 1.1 课题研究的目的及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 视频缩放算法研究基础 | 第13-19页 |
| 1.3.1 经典非边缘缩放算法 | 第13-15页 |
| 1.3.2 边缘检测算子 | 第15-18页 |
| 1.3.3 图像质量评价方法 | 第18-19页 |
| 1.4 本文的主要研究内容及组织结构 | 第19-20页 |
| 第2章 EBL算法研究 | 第20-28页 |
| 2.1 边缘自适应缩放算法的原理 | 第20-22页 |
| 2.2 改进的EBL缩放算法原理 | 第22-26页 |
| 2.2.1 EBL算法的改进思路 | 第22-25页 |
| 2.2.2 EBL算法的主要步骤 | 第25-26页 |
| 2.3 改进的EBL算法的理论性能分析 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第3章 缩放算法仿真与结果分析 | 第28-36页 |
| 3.1 边缘自适应缩放算法的仿真实现与性能分析 | 第28-30页 |
| 3.2 改进的EBL算法的仿真实现与性能分析 | 第30-36页 |
| 3.2.1 2的k次幂倍率缩放性能分析与比较 | 第30-32页 |
| 3.2.2 非2的k次幂倍率缩放性能分析与比较 | 第32-34页 |
| 3.2.3 边缘处理性能分析与比较 | 第34-36页 |
| 第4章 FPGA视频缩放系统设计实现 | 第36-52页 |
| 4.1 视频缩放系统整体结构图 | 第36-37页 |
| 4.2 视频缩放各子模块原理 | 第37-49页 |
| 4.2.1 视频输入控制模块 | 第37-41页 |
| 4.2.1.1 HDMI2VGA模块 | 第37-39页 |
| 4.2.1.2 VGA2AXIS时序转换模块 | 第39-41页 |
| 4.2.2 数据缓存控制模块 | 第41-44页 |
| 4.2.3 视频图像缩放模块 | 第44-49页 |
| 4.2.3.1 跨时钟域架构 | 第44-45页 |
| 4.2.3.2 动态配置缩放倍率控制模块 | 第45-47页 |
| 4.2.3.3 视频缩放算法结构 | 第47-49页 |
| 4.3 视频缩放系统实现 | 第49-50页 |
| 4.4 视频缩放系统性能分析 | 第50-51页 |
| 4.5 本章小结 | 第51-52页 |
| 第5章 总结与展望 | 第52-54页 |
| 5.1 总结 | 第52-53页 |
| 5.2 展望 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-57页 |
