| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 引言 | 第10页 |
| 1.2 研究背景 | 第10-11页 |
| 1.3 视频数字化发展概况 | 第11-12页 |
| 1.4 本文主要内容 | 第12-14页 |
| 第2章 模拟视频与数字视频原理以及 FPGA 软件平台概述 | 第14-24页 |
| 2.1 模拟视频及模拟电视原理 | 第14-16页 |
| 2.1.1 模拟视频特点 | 第14页 |
| 2.1.2 模拟视频信号的分类 | 第14-16页 |
| 2.1.3 模拟视频信号的传输 | 第16页 |
| 2.2 数字视频原理 | 第16-18页 |
| 2.2.1 数字视频特点 | 第16-17页 |
| 2.2.2 数字视频处理技术 | 第17-18页 |
| 2.3 FPGA 概述 | 第18-22页 |
| 2.3.1 FPGA 概念 | 第18-19页 |
| 2.3.2 FPGA 的设计原则与设计流程 | 第19-22页 |
| 2.4 Quartus II 软件介绍 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第3章 视频解码系统的整体设计方案 | 第24-31页 |
| 3.1 视频解码系统结构及其实现方案 | 第24-25页 |
| 3.2 视频解码系统的整体方案 | 第25-26页 |
| 3.3 视频解码系统硬件构架设计 | 第26-27页 |
| 3.4 视频解码系统使用芯片介绍 | 第27-30页 |
| 3.4.1 视频解码芯片 | 第27-28页 |
| 3.4.2 视频数模转换芯片 | 第28-29页 |
| 3.4.3 FPGA 芯片 | 第29-30页 |
| 3.5 本章小结 | 第30-31页 |
| 第4章 视频解码系统的设计 | 第31-47页 |
| 4.1 I~2C 总线配置 | 第31-34页 |
| 4.1.1 I~2C 总线介绍 | 第31-32页 |
| 4.1.2 视频解码芯片的 I~2C 配置 | 第32-34页 |
| 4.2 ITU-656 解码 | 第34-38页 |
| 4.3 YC_rC_b存储模块 | 第38-40页 |
| 4.3.1 乒乓操作 | 第39-40页 |
| 4.3.2 YC_rC_b存储模块的设计 | 第40页 |
| 4.4 色度空间转换模块 | 第40-44页 |
| 4.4.1 色度空间 | 第40-41页 |
| 4.4.2 流水线结构 | 第41-42页 |
| 4.4.3 色度空间转换模块的设计 | 第42-44页 |
| 4.5 VGA 显示模块 | 第44-46页 |
| 4.6 本章小结 | 第46-47页 |
| 第5章 系统调试与验证 | 第47-49页 |
| 5.1 实验步骤 | 第47页 |
| 5.2 系统调试 | 第47-48页 |
| 5.3 验证结果 | 第48页 |
| 5.4 本章小结 | 第48-49页 |
| 结论 | 第49-50页 |
| 参考文献 | 第50-55页 |
| 攻读学位期间发表的学术论文 | 第55-56页 |
| 致谢 | 第56页 |