基于PSPMT的信号读出系统设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 引言 | 第9-13页 |
| 1.1 选题背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文主要研究内容及章节安排 | 第12-13页 |
| 第2章 系统总体设计方案 | 第13-20页 |
| 2.1 系统总体设计方案 | 第13-14页 |
| 2.2 系统电源 | 第14-16页 |
| 2.2.1 高压电源 | 第14-15页 |
| 2.2.2 低压电源 | 第15-16页 |
| 2.3 位置敏感探测器 | 第16-19页 |
| 2.3.1 PSPMT | 第16-18页 |
| 2.3.2 CsI(Tl)晶体阵列 | 第18-19页 |
| 本章小结 | 第19-20页 |
| 第3章 读出系统的模拟电路设计 | 第20-31页 |
| 3.1 模拟电路整体结构 | 第20-21页 |
| 3.2 简化电路 | 第21-27页 |
| 3.2.1 对称电阻式电荷分配电路 | 第21-23页 |
| 3.2.2 前置放大电路 | 第23-24页 |
| 3.2.3 阻抗电桥电路 | 第24-27页 |
| 3.3 信号调理电路 | 第27-30页 |
| 3.3.1 信号幅值调理电路 | 第27-28页 |
| 3.3.2 差分式ADC驱动电路 | 第28-30页 |
| 本章小结 | 第30-31页 |
| 第4章 位置信息读出电路设计 | 第31-47页 |
| 4.1 位置信息读出电路设计的总体结构 | 第31-33页 |
| 4.2 AD9633工作原理 | 第33-37页 |
| 4.2.1 模拟输入部分设计 | 第33-34页 |
| 4.2.2 数字输出部分设计 | 第34-37页 |
| 4.3 外围电路设计 | 第37-43页 |
| 4.3.1 外部基准电源电路 | 第37-38页 |
| 4.3.2 时钟电路 | 第38-41页 |
| 4.3.3 SPI接口缓存电路 | 第41-43页 |
| 4.4 AD9633与FPGA的SPI通信 | 第43-46页 |
| 4.4.1 AD9633的SPI模块 | 第44-45页 |
| 4.4.2 AD9633的SPI配置 | 第45-46页 |
| 本章小结 | 第46-47页 |
| 第5章 FPGA数字信号处理电路设计 | 第47-60页 |
| 5.1 FPGA简单介绍 | 第47-49页 |
| 5.2 FPGA数字电路设计总结构 | 第49-52页 |
| 5.3 分模块设计 | 第52-59页 |
| 5.3.1 SPI配置模块设计 | 第52-53页 |
| 5.3.2 LVDS输入转并行输出模块设计 | 第53-58页 |
| 5.3.3 FIFO读写控制模块设计 | 第58-59页 |
| 本章小结 | 第59-60页 |
| 第6章 测试与验证 | 第60-70页 |
| 6.1 模拟电路测试 | 第61-65页 |
| 6.1.1 模拟简化电路测试 | 第61-63页 |
| 6.1.2 信号调理电路测试 | 第63-65页 |
| 6.2 位置信息读出电路测试 | 第65-67页 |
| 6.2.1 时钟电路测试 | 第65-66页 |
| 6.2.2 AD9633输出时钟测试 | 第66-67页 |
| 6.3 数字信号部分测试 | 第67-68页 |
| 6.4 实验验证与结果分析 | 第68-69页 |
| 本章总结 | 第69-70页 |
| 结论 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 攻读学位期间取得学术成果 | 第76页 |
