基于FPGA的高速ADC性能测试系统设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景及意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 研究内容与结构安排 | 第18-20页 |
| 第二章 ADC性能测试系统的总体设计 | 第20-28页 |
| 2.1 ADC性能指标 | 第20-23页 |
| 2.1.1 ADC主要动态指标 | 第20-22页 |
| 2.1.2 ADC主要静态指标 | 第22-23页 |
| 2.2 ADC性能测试系统总体设计 | 第23-26页 |
| 2.2.1 ADC测试系统硬件开发平台 | 第23-24页 |
| 2.2.2 ADC测试系统逻辑设计工具 | 第24-25页 |
| 2.2.3 ADC测试系统总体设计 | 第25-26页 |
| 2.3 本章小结 | 第26-28页 |
| 第三章 ADC性能测试系统的FPGA实现 | 第28-66页 |
| 3.1 ADC数据采集 | 第28-39页 |
| 3.1.1 数字接口介绍 | 第29-31页 |
| 3.1.2 数字接口逻辑设计 | 第31-38页 |
| 3.1.3 SPI接口设计 | 第38-39页 |
| 3.2 DDR3 SDRAM高速存储 | 第39-49页 |
| 3.2.1 DDR3 SDRAM基础知识 | 第40页 |
| 3.2.2 DDR3 SDRAM数据存储设计 | 第40-45页 |
| 3.2.3 FIFO数据缓存设计 | 第45-49页 |
| 3.3 以太网数据传输 | 第49-63页 |
| 3.3.1 MAC层协议 | 第50-51页 |
| 3.3.2 以太网帧结构 | 第51-53页 |
| 3.3.3 通信协议设计 | 第53-55页 |
| 3.3.4 以太网MAC设计 | 第55-60页 |
| 3.3.5 以太网物理层设计 | 第60-63页 |
| 3.4 FPGA资源消耗 | 第63-64页 |
| 3.5 本章小结 | 第64-66页 |
| 第四章 ADC性能测试系统的软件设计 | 第66-74页 |
| 4.1 网口数据捕获 | 第66-68页 |
| 4.1.1 网络分析基础库WinPcap | 第66页 |
| 4.1.2 Matlab与C混合编程 | 第66-68页 |
| 4.2 Matlab图形用户界面设计 | 第68-72页 |
| 4.2.1 图形用户界面概述 | 第68-69页 |
| 4.2.2 系统界面设计 | 第69-72页 |
| 4.3 本章小结 | 第72-74页 |
| 第五章 ADC性能测试系统的板级验证 | 第74-82页 |
| 5.1 测试方案 | 第74-76页 |
| 5.2 功能验证 | 第76-81页 |
| 5.2.1 系统可靠性测试 | 第76-77页 |
| 5.2.2 两款典型ADC实测结果 | 第77-81页 |
| 5.3 本章小结 | 第81-82页 |
| 第六章 总结与展望 | 第82-84页 |
| 参考文献 | 第84-88页 |
| 致谢 | 第88-90页 |
| 作者简介 | 第90-91页 |
