采用开环冗余结构的高速流水线模数转换器设计
摘要 | 第4-5页 |
Abstract | 第5页 |
第1章 绪论 | 第8-14页 |
1.1 研究背景及意义 | 第8页 |
1.2 国内外研究现状 | 第8-11页 |
1.3 本文研究内容与结构安排 | 第11-14页 |
第2章 模数转换器概述 | 第14-26页 |
2.1 基本原理 | 第14-16页 |
2.1.1 采样原理 | 第14-15页 |
2.1.2 量化原理 | 第15-16页 |
2.2 性能指标 | 第16-19页 |
2.2.1 基本指标 | 第16-17页 |
2.2.2 静态指标 | 第17-18页 |
2.2.3 动态指标 | 第18-19页 |
2.3 常见结构及优缺点 | 第19-24页 |
2.3.1 全并行模数转换器 | 第19-20页 |
2.3.2 两步式模数转换器 | 第20-21页 |
2.3.3 折叠插值型模数转换器 | 第21-22页 |
2.3.4 流水线型模数转换器 | 第22页 |
2.3.5 逐次比较型模数转换器 | 第22-23页 |
2.3.6 Σ-△型模数转换器 | 第23-24页 |
2.4 本章小结 | 第24-26页 |
第3章 流水线模数转换器系统设计 | 第26-40页 |
3.1 基本流水线ADC结构 | 第26-29页 |
3.2 优化技术及存在的问题 | 第29-31页 |
3.3 带冗余的开环MDAC结构 | 第31-33页 |
3.4 Simulink建模 | 第33-38页 |
3.5 本章小结 | 第38-40页 |
第4章 流水线模数转换器模块设计 | 第40-58页 |
4.1 采样保持电路设计 | 第40-42页 |
4.1.1 采保结构选择 | 第40-41页 |
4.1.2 栅压自举开关 | 第41-42页 |
4.2 MDAC设计 | 第42-46页 |
4.2.1 开关电容电路设计 | 第43-44页 |
4.2.2 开环余量放大器设计 | 第44-46页 |
4.3 子ADC设计 | 第46-48页 |
4.4 时钟电路设计 | 第48-50页 |
4.5 延时对准寄存器阵列设计 | 第50-51页 |
4.6 整体电路 | 第51页 |
4.7 电路前仿真 | 第51-56页 |
4.8 本章小结 | 第56-58页 |
第5章 版图设计与电路后仿真 | 第58-72页 |
5.1 版图介绍与设计原则 | 第58-62页 |
5.1.1 版图基础 | 第58页 |
5.1.2 版图设计原则 | 第58-62页 |
5.2 电路各个模块版图设计 | 第62-66页 |
5.2.1 子ADC版图设计 | 第63页 |
5.2.2 MDAC版图设计 | 第63-64页 |
5.2.3 单级版图设计 | 第64-65页 |
5.2.4 延时对准寄存器阵列版图设计 | 第65-66页 |
5.2.5 整体版图设计 | 第66页 |
5.3 电路整体后仿真 | 第66-71页 |
5.4 本章小结 | 第71-72页 |
第6章 总结与展望 | 第72-74页 |
参考文献 | 第74-78页 |
致谢 | 第78-80页 |
硕士期间发表论文 | 第80页 |