AVS和H.264双模解码器SoC混成架构的设计与研究
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 第一章 序论 | 第13-23页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 视频编码技术 | 第14-17页 |
| 1.3 集成电路和EDA工具的发展 | 第17-20页 |
| 1.4 本课题的提出与研究意义 | 第20-21页 |
| 1.5 本文内容安排与组织结构 | 第21-23页 |
| 第二章 H.264 和AVS编解码技术分析 | 第23-29页 |
| 2.1 H.264 视频编码技术 | 第23-26页 |
| 2.1.1 H.264 编解码器结构 | 第23-24页 |
| 2.1.2 H.264 视频编码核心技术 | 第24-26页 |
| 2.2 AVS视频编码技术 | 第26-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 视频双模解码器架构选型 | 第29-33页 |
| 3.1 数字视频解码芯片的发展 | 第29页 |
| 3.2 数字视频解码器设计方案 | 第29-31页 |
| 3.2.1 纯软件解码方式 | 第30页 |
| 3.2.2 专用解码芯片 | 第30页 |
| 3.2.3 SoC设计方案 | 第30-31页 |
| 3.3 本章小结 | 第31-33页 |
| 第四章 解码器SOC架构系统级建模 | 第33-45页 |
| 4.1 SOC软硬件协同设计步骤 | 第33-35页 |
| 4.2 双模解码器SOC架构模型设计 | 第35-44页 |
| 4.2.1 软件代码模块合并 | 第35-42页 |
| 4.2.2 软件代码移植 | 第42-44页 |
| 4.3 本章小结 | 第44-45页 |
| 第五章 双解码器硬件模块划分标准分析 | 第45-53页 |
| 5.1 ESL设计工具简介 | 第45-48页 |
| 5.1.1 ARM SoC Designer | 第45-47页 |
| 5.1.2 使用SystemC建模 | 第47-48页 |
| 5.2 双解码器系统软硬件划分平台搭建 | 第48-49页 |
| 5.2.1 ARM核选型 | 第48页 |
| 5.2.2 测试平台总线外设搭建 | 第48-49页 |
| 5.3 电子系统级仿真结果分析 | 第49-52页 |
| 5.4 本章小结 | 第52-53页 |
| 第六章 使用ESL工具实现双解码器硬件加速模块 | 第53-60页 |
| 6.1 硬件模块接口设计 | 第53-55页 |
| 6.2 硬件模块功能设计 | 第55-57页 |
| 6.3 中断与DMA模块等辅助模块的实现 | 第57页 |
| 6.4 硬件加速后SOC系统结构 | 第57-59页 |
| 6.5 本章小结 | 第59-60页 |
| 第七章 解码器软件分区和系统软件流程 | 第60-70页 |
| 7.1 系统初始化程序设计 | 第60-64页 |
| 7.2 软硬件接口代码设计 | 第64页 |
| 7.3 系统软件流程 | 第64-65页 |
| 7.4 软硬件协同功能验证 | 第65-66页 |
| 7.5 各模块加速前后周期数比较 | 第66-68页 |
| 7.6 实际应用与解码器结构选择 | 第68-69页 |
| 7.7 本章小结 | 第69-70页 |
| 第八章 总线存储器和加速模块的优化 | 第70-77页 |
| 8.1 总线性能分析 | 第70-73页 |
| 8.1.1 性能特点分析 | 第70-71页 |
| 8.1.2 总线开销分析 | 第71-72页 |
| 8.1.3 硬件并行度分析 | 第72-73页 |
| 8.2 总线冲突的解决 | 第73-76页 |
| 8.2.1 软件中使用自适应数据预取单元 | 第73-75页 |
| 8.2.2 使用汇编提高总线利用率 | 第75-76页 |
| 8.3 本章小结 | 第76-77页 |
| 第九章 全文总结 | 第77-79页 |
| 9.1 主要研究成果与结论 | 第77-78页 |
| 9.2 研究展望 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 致谢 | 第82-83页 |
| 攻读硕士学位期间已发表或录用的论文 | 第83页 |
