摘要 | 第4-6页 |
abstract | 第6-7页 |
第一章 绪论 | 第10-15页 |
1.1 课题背景 | 第10-11页 |
1.2 PowerPC处理器及其应用 | 第11-12页 |
1.3 系统功能需求 | 第12-13页 |
1.4 本文主要完成的内容 | 第13-14页 |
1.5 论文内容章节安排 | 第14-15页 |
第二章 系统方案及技术原理 | 第15-31页 |
2.1 嵌入式系统架构 | 第15-17页 |
2.2 高速电路PCB理论 | 第17-21页 |
2.2.1 高速电路概论 | 第17页 |
2.2.2 高速电路PCB设计理论 | 第17-21页 |
2.3 嵌入式系统软件 | 第21-24页 |
2.3.1 BootLoader引导加载程序 | 第21-22页 |
2.3.2 嵌入式操作系统 | 第22-23页 |
2.3.3 嵌入式文件系统 | 第23-24页 |
2.4 以太网媒体接口 | 第24-26页 |
2.5 P2020E核心及设计中关注的问题 | 第26-28页 |
2.5.1 CPU选型 | 第26页 |
2.5.2 P2020E处理器 | 第26-28页 |
2.6 系统设计工具及相关环境 | 第28-30页 |
2.6.1 原理图设计工具OrCAD Capture 16.3 | 第28页 |
2.6.2 PCB设计软件Cadence Allegro 16.3 | 第28-29页 |
2.6.3 系统调试工具USB TAP和调试环境CodeWarrior | 第29页 |
2.6.4 软件开发工具包QorIQ SDK 1.6 | 第29-30页 |
2.7 本章小结 | 第30-31页 |
第三章 系统硬件设计 | 第31-53页 |
3.1 系统框架 | 第31-32页 |
3.2 P2020外围电路及板上基本模块设计 | 第32-36页 |
3.2.1 时钟部分 | 第32-33页 |
3.2.2 上电复位部分 | 第33-36页 |
3.3 存储模块设计 | 第36-41页 |
3.3.1 SDRAM接口设计 | 第36-38页 |
3.3.2 Flash部分设计 | 第38-41页 |
3.4 网络模块设计 | 第41-46页 |
3.4.1 基于VSC7385以太网交换机的电路设计 | 第42-45页 |
3.4.2 基于AR8021的以太网设计 | 第45页 |
3.4.3 基于VSC8221的以太网设计 | 第45-46页 |
3.5 调试模块设计 | 第46-48页 |
3.5.1 UART模块 | 第46-47页 |
3.5.2 JTAG/COP接口 | 第47-48页 |
3.6 电源模块设计 | 第48-52页 |
3.6.1 3.3V转换模块 | 第48-49页 |
3.6.2 2.5V转换模块 | 第49-50页 |
3.6.3 1.2V转换模块 | 第50页 |
3.6.4 1.5V转换模块 | 第50-51页 |
3.6.5 CPU电源模块设计 | 第51-52页 |
3.6.6 其他电源设计问题 | 第52页 |
3.7 本章小结 | 第52-53页 |
第四章 高速PCB设计 | 第53-60页 |
4.1 电路板分层及布局 | 第53-55页 |
4.1.1 电路板分层 | 第53页 |
4.1.2 电路板布局 | 第53-55页 |
4.2 系统布线 | 第55-58页 |
4.2.1 BGA布线 | 第55页 |
4.2.2 DDR3布线 | 第55-57页 |
4.2.3 等长布线与差分布线 | 第57-58页 |
4.3 电源平面处理 | 第58-59页 |
4.4 本章小结 | 第59-60页 |
第五章 系统调试及Uboot移植 | 第60-78页 |
5.1 调试环境搭建 | 第60-61页 |
5.2 U-Boot移植 | 第61-67页 |
5.2.1 U-Boot综述 | 第61-62页 |
5.2.2 U-oot移植 | 第62-67页 |
5.3 系统调试 | 第67-75页 |
5.3.1 DDR3调试 | 第67-70页 |
5.3.2 串口调试 | 第70-71页 |
5.3.3 网口测试 | 第71-73页 |
5.3.4 Flash测试 | 第73-75页 |
5.4 调试过程中所遇到的问题及解决方案 | 第75-78页 |
第六章 结论 | 第78-81页 |
6.1 论文主要成果 | 第78-80页 |
6.2 不足及下一步研究方向 | 第80页 |
6.3 前景展望 | 第80-81页 |
参考文献 | 第81-84页 |
附录 缩略语 | 第84-85页 |
致谢 | 第85-86页 |
攻读硕士学位期间发表的学术论文 | 第86页 |