基于FPGA的视频图像采集与预处理系统设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 课题研究背景和意义 | 第7-8页 |
| 1.2 研究现状 | 第8-10页 |
| 1.2.1 视频图像采集系统研究现状 | 第8页 |
| 1.2.2 图像处理系统研究现状 | 第8-10页 |
| 1.3 论文组织结构 | 第10页 |
| 1.4 本章小结 | 第10-11页 |
| 2 FPGA介绍及系统整体方案 | 第11-15页 |
| 2.1 FPGA概述 | 第11页 |
| 2.2 FPGA的设计原则与设计流程 | 第11-13页 |
| 2.3 硬件开发平台介绍 | 第13页 |
| 2.4 系统总体设计 | 第13-14页 |
| 2.5 本章小结 | 第14-15页 |
| 3 FPGA外围硬件电路设计 | 第15-23页 |
| 3.1 系统电源电路设计 | 第15页 |
| 3.2 FPGA配置电路设计 | 第15-17页 |
| 3.3 视频解码电路设计 | 第17-18页 |
| 3.4 SDRAM视频缓存电路设计 | 第18-20页 |
| 3.5 视频D/A转换器电路设计 | 第20-21页 |
| 3.6 VGA接口 | 第21-22页 |
| 3.7 本章小结 | 第22-23页 |
| 4 视频图像采集与预处理系统的FPGA设计 | 第23-53页 |
| 4.1 系统总体设计 | 第23页 |
| 4.2 视频图像采集模块 | 第23-28页 |
| 4.2.1 CCD工作原理 | 第23-24页 |
| 4.2.2 I2C总线协议 | 第24-25页 |
| 4.2.3 视频解码芯片的I2C配置 | 第25-28页 |
| 4.3 视频解码模块 | 第28-31页 |
| 4.3.1 ITU-656 标准 | 第28-29页 |
| 4.3.2 ITU-656 数字解码模块 | 第29-31页 |
| 4.4 SDRAM控制器设计 | 第31-40页 |
| 4.4.1 SDRAM工作原理 | 第31-32页 |
| 4.4.2 SDRAM基本操作 | 第32-34页 |
| 4.4.3 SDRAM跨时钟域设计 | 第34-36页 |
| 4.4.4 SDRAM控制器设计 | 第36-37页 |
| 4.4.5 乒乓缓存操作设计 | 第37-38页 |
| 4.4.6 SDRAM控制器的实现与验证 | 第38-40页 |
| 4.5 VGA控制器模块 | 第40-43页 |
| 4.5.1 VGA时序 | 第40-41页 |
| 4.5.2 VGA控制器模块设计 | 第41-43页 |
| 4.6 视频图像预处理模块 | 第43-52页 |
| 4.6.1 色彩空间转换模块 | 第43-45页 |
| 4.6.2 图像边缘检测模块 | 第45-50页 |
| 4.6.3 形态学滤波处理模块 | 第50-52页 |
| 4.7 本章小结 | 第52-53页 |
| 5 实验验证及结果分析 | 第53-57页 |
| 5.1 视频图像采集系统实验验证 | 第54页 |
| 5.2 视频图像预处理实验验证 | 第54-56页 |
| 5.3 系统总体实验验证 | 第56页 |
| 5.4 本章小结 | 第56-57页 |
| 6 总结与展望 | 第57-59页 |
| 6.1 总结 | 第57页 |
| 6.2 展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文 | 第65页 |
