| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-17页 |
| 1.1 课题背景及研究的目的和意义 | 第8-13页 |
| 1.1.1 任意波形发生器介绍 | 第8-10页 |
| 1.1.2 信号源发展概况 | 第10-11页 |
| 1.1.3 高速任意波形发生器关键技术 | 第11-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 本文主要研究内容及结构安排 | 第15-17页 |
| 第2章 系统设计方案 | 第17-25页 |
| 2.1 DDS 简介 | 第17-20页 |
| 2.2 电路总体方案 | 第20-21页 |
| 2.3 电路主要技术指标 | 第21页 |
| 2.4 主要器件选型 | 第21-24页 |
| 2.4.1 DAC 芯片 | 第21-22页 |
| 2.4.2 DAC 时钟芯片 | 第22页 |
| 2.4.3 FPGA 芯片 | 第22-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第3章 硬件电路设计 | 第25-40页 |
| 3.1 AD9739 时钟电路 | 第25-28页 |
| 3.1.1 ADF4350 时钟电路设计 | 第25-27页 |
| 3.1.2 ADCLK946 与 AD9739 接口电路 | 第27-28页 |
| 3.2 AD9739 同步电路设计 | 第28-31页 |
| 3.2.1 AD9739 内部同步电路 | 第28-30页 |
| 3.2.2 采样时钟同步 | 第30-31页 |
| 3.2.3 数据输出时钟同步 | 第31页 |
| 3.3 DAC 输出接口设计 | 第31-35页 |
| 3.3.1 DAC 变压器耦合输出 | 第31-32页 |
| 3.3.2 放大器缓冲输出 | 第32-35页 |
| 3.4 滤波电路设计 | 第35-37页 |
| 3.4.1 单端滤波器与差分滤波器设计 | 第35-36页 |
| 3.4.2 滤波器布局 | 第36-37页 |
| 3.5 电源系统设计 | 第37-39页 |
| 3.5.1 FPGA 电源设计 | 第38-39页 |
| 3.5.2 DAC 电源设计 | 第39页 |
| 3.6 本章小结 | 第39-40页 |
| 第4章 FPGA 及上位机软件设计 | 第40-51页 |
| 4.1 地址产生模块 | 第41-42页 |
| 4.2 FPGA 与 DAC 接口设计 | 第42-44页 |
| 4.3 ADF4350 与 AD9739 控制电路设计 | 第44-46页 |
| 4.4 USB 接口模块设计 | 第46-47页 |
| 4.5 上位机软件设计 | 第47-50页 |
| 4.6 本章小结 | 第50-51页 |
| 第5章 PCB 布局及相关调试结果 | 第51-58页 |
| 5.1 高速 PCB 设计 | 第51-55页 |
| 5.1.1 PCB 叠层设计 | 第51-52页 |
| 5.1.2 PCB 布线 | 第52-55页 |
| 5.2 系统调试及结果分析 | 第55-57页 |
| 5.2.1 时钟电路调试 | 第55页 |
| 5.2.2 DAC 控制模块调试 | 第55页 |
| 5.2.3 USB 传输模块测试 | 第55-56页 |
| 5.2.4 波形输出结果测试 | 第56-57页 |
| 5.3 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录 | 第62-64页 |
| 致谢 | 第64页 |