| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-21页 |
| 1.1 课题来源及研究的目的和意义 | 第10-11页 |
| 1.2 串行通讯模块的国内外研究现状 | 第11-14页 |
| 1.3 可重构仪器的国内外研究现状 | 第14-19页 |
| 1.3.1 FPGA 可重构技术 | 第14-17页 |
| 1.3.2 可重构仪器研究现状 | 第17-19页 |
| 1.4 本文的研究内容与结构 | 第19-21页 |
| 第2章 PXI 可重构串行通讯模块研制方案 | 第21-37页 |
| 2.1 功能和技术指标 | 第21-22页 |
| 2.1.1 技术指标 | 第21-22页 |
| 2.1.2 需求分析 | 第22页 |
| 2.2 总体设计方案 | 第22-26页 |
| 2.2.1 FPGA 选型 | 第22-24页 |
| 2.2.2 总体方案设计 | 第24-26页 |
| 2.3 基于 Xilinx FPGA 本地功能重构方案 | 第26-32页 |
| 2.3.1 方案设计 | 第26-31页 |
| 2.3.2 存储系统设计 | 第31-32页 |
| 2.4 基于 Xilinx FPGA 平台的远程网络化重构方案设计 | 第32-35页 |
| 2.4.1 远程重构片上系统设计方案 | 第32-33页 |
| 2.4.2 微处理器及片上总线的选择 | 第33-34页 |
| 2.4.3 以太网接口设计 | 第34-35页 |
| 2.5 通讯功能电路设计方案 | 第35-36页 |
| 2.6 本章小结 | 第36-37页 |
| 第3章 硬件电路设计 | 第37-49页 |
| 3.1 FPGA 外围电路设计 | 第38-41页 |
| 3.1.1 电源转换电路设计 | 第38-40页 |
| 3.1.2 晶振电路设计 | 第40页 |
| 3.1.3 调试串口硬件电路设计 | 第40-41页 |
| 3.1.4 调试指示灯电路设计 | 第41页 |
| 3.2 本地重构配置电路设计 | 第41-44页 |
| 3.2.1 JTAG 链路 | 第41-42页 |
| 3.2.2 基于 System ACE CF 的配置电路设计 | 第42-44页 |
| 3.3 远程重构电路设计 | 第44-47页 |
| 3.3.1 以太网接口电路设计 | 第44-46页 |
| 3.3.2 DDR2 SDRAM 接口电路设计 | 第46-47页 |
| 3.4 通讯功能电路通用化设计 | 第47-48页 |
| 3.5 本章小结 | 第48-49页 |
| 第4章 系统固件设计 | 第49-62页 |
| 4.1 本地重构固件设计 | 第49-53页 |
| 4.1.1 固件结构 | 第49-51页 |
| 4.1.2 异步通讯 UART 协议模块设计 | 第51-52页 |
| 4.1.3 同步通讯 HDLC 协议模块设计 | 第52-53页 |
| 4.2 远程重构系统固件设计 | 第53-61页 |
| 4.2.1 SOPC 系统结构 | 第53-54页 |
| 4.2.2 SOPC 系统功能模块设计 | 第54-58页 |
| 4.2.3 远程重构控制程序设计 | 第58-61页 |
| 4.3 本章小结 | 第61-62页 |
| 第5章 测试与分析 | 第62-67页 |
| 5.1 测试方案 | 第62-64页 |
| 5.1.1 本地重构测试方案 | 第62页 |
| 5.1.2 远程重构测试方案 | 第62-64页 |
| 5.1.3 通讯功能测试方案 | 第64页 |
| 5.2 测试结果与分析 | 第64-66页 |
| 5.2.1 本地重构测试与分析 | 第64-65页 |
| 5.2.2 远程重构测试与分析 | 第65页 |
| 5.2.3 通讯功能测试结果及分析 | 第65-66页 |
| 5.3 本章小结 | 第66-67页 |
| 结论 | 第67-68页 |
| 附录一 可重构载板与功能板实物图 | 第68-69页 |
| 参考文献 | 第69-74页 |
| 致谢 | 第74页 |
