基于FPGA的CAN总线与以太网协议转换卡的实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第7-10页 |
| 第一章 绪论 | 第10-12页 |
| 1.1 研究背景 | 第10页 |
| 1.1.1 CAN协议研究现状 | 第10页 |
| 1.1.2 CAN协议与以太网互相转换 | 第10页 |
| 1.2 FPGA实现CAN协议的意义 | 第10-11页 |
| 1.3 IP核实现以太网简介 | 第11页 |
| 1.4 本文结构 | 第11-12页 |
| 第二章 CAN协议介绍 | 第12-20页 |
| 2.1 CAN协议总体介绍 | 第12-13页 |
| 2.2 CAN协议物理层简介 | 第13-15页 |
| 2.2.1 位编码 | 第14页 |
| 2.2.2 位同步 | 第14-15页 |
| 2.3 CAN协议数据链路层简介 | 第15-16页 |
| 2.3.1 帧类型 | 第15-16页 |
| 2.4 SJA1000协议实现机制简介 | 第16-19页 |
| 2.4.1 读写寄存器 | 第18页 |
| 2.4.2 位同步设计 | 第18-19页 |
| 2.5 本章小结 | 第19-20页 |
| 第三章 CAN协议的FPGA实现及仿真 | 第20-36页 |
| 3.1 顶层设计及仿真 | 第20-22页 |
| 3.2 读写寄存器设计及仿真 | 第22-24页 |
| 3.3 位同步设计及仿真 | 第24-28页 |
| 3.3.1 位同步程序设计 | 第24-25页 |
| 3.3.2 位同步程序设计 | 第25-26页 |
| 3.3.3 位同步仿真结果分析 | 第26-27页 |
| 3.3.4 采样点和发送点 | 第27-28页 |
| 3.4 位流处理器设计及仿真 | 第28-32页 |
| 3.4.1 位填充的设计 | 第28-29页 |
| 3.4.2 CRC校验 | 第29页 |
| 3.4.3 验收滤波 | 第29-30页 |
| 3.4.4 错误检测 | 第30-32页 |
| 3.5 Testbench设计 | 第32-35页 |
| 3.5.1 Testbench仿真设计 | 第32-34页 |
| 3.5.2 Testbench中的系统任务 | 第34-35页 |
| 3.6 本章小结 | 第35-36页 |
| 第四章 以太网协议的FPGA实现 | 第36-56页 |
| 4.1 三速以太网IP核介绍 | 第36-37页 |
| 4.2 寄存器的配置 | 第37-39页 |
| 4.2.1 寄存器介绍 | 第37-38页 |
| 4.2.2 寄存器部分接口介绍 | 第38-39页 |
| 4.3 收发数据缓存 | 第39-43页 |
| 4.3.1 内部FIFO介绍 | 第39-42页 |
| 4.3.2 MAC端收发数据部分接口 | 第42-43页 |
| 4.4 PHY端接口 | 第43-44页 |
| 4.4.1 MDIO接口 | 第44页 |
| 4.5 PHY芯片介绍和使用 | 第44-47页 |
| 4.5.1 引脚介绍 | 第44-45页 |
| 4.5.2 寄存器介绍 | 第45页 |
| 4.5.3 读写时序图 | 第45-47页 |
| 4.6 功能实现流程 | 第47-48页 |
| 4.7 三速以太网IP核配置过程 | 第48-51页 |
| 4.8 仿真结果分析 | 第51-55页 |
| 4.8.1 整体功能仿真分析 | 第51-53页 |
| 4.8.2 RGMII接口仿真数据分析 | 第53页 |
| 4.8.3 MAC端接口仿真数据分析 | 第53-55页 |
| 4.9 本章小结 | 第55-56页 |
| 第五章 CAN协议与以太网协议的转换 | 第56-65页 |
| 5.1 总体方案简介 | 第56-57页 |
| 5.2 SDRAM模块介绍 | 第57-62页 |
| 5.2.1 SDRAM的初始化 | 第57-59页 |
| 5.2.2 SDRAM操作流程 | 第59-62页 |
| 5.3 协议转换的实现 | 第62-65页 |
| 第六章 总结与展望 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 附录 | 第68-69页 |
| 致谢 | 第69-70页 |
| 攻读学位期间发表或已录用的学术论文 | 第70页 |
