折面相控阵雷达数字波束形成设计及实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第14-16页 |
| 缩略语对照表 | 第16-20页 |
| 第一章 绪论 | 第20-24页 |
| 1.1 论文背景及意义 | 第20-21页 |
| 1.2 目前发展情况 | 第21-22页 |
| 1.3 本文的主要工作 | 第22-24页 |
| 第二章 数字波束形成算法 | 第24-44页 |
| 2.1 天线波束方向图 | 第24-26页 |
| 2.2 平面阵方向图分析 | 第26-28页 |
| 2.3 副瓣控制 | 第28-30页 |
| 2.4 两级加权 | 第30-32页 |
| 2.5 差波束分析 | 第32-35页 |
| 2.6 折面阵和波束及差波束 | 第35-40页 |
| 2.7 分离折面阵和波束及差波束 | 第40-43页 |
| 2.8 本章小结 | 第43-44页 |
| 第三章 数字波束形成系统硬件平台设计与开发 | 第44-54页 |
| 3.1 设计要求 | 第44-45页 |
| 3.2 器件选择 | 第45-48页 |
| 3.2.1 光纤接收模块选择 | 第45-46页 |
| 3.2.2 处理模块的选择 | 第46-48页 |
| 3.3 原理结构图设计 | 第48-53页 |
| 3.3.1 电源部分 | 第49-51页 |
| 3.3.2 时钟部分 | 第51-52页 |
| 3.3.3 FPGA部分 | 第52-53页 |
| 3.4 本章小节 | 第53-54页 |
| 第四章 数字波束形成系统功能设计 | 第54-106页 |
| 4.1 FPGA顶层设计 | 第54-56页 |
| 4.1.1 系统模块级联 | 第54-56页 |
| 4.1.2 系统顶层结构 | 第56页 |
| 4.2 FPGA启动初始化 | 第56-60页 |
| 4.2.1 FPGA与DSP复位 | 第57-58页 |
| 4.2.2 上电自检 | 第58-60页 |
| 4.3 光纤收发设计 | 第60-66页 |
| 4.3.1 通信时钟模型 | 第60-61页 |
| 4.3.2 8b/10b编码 | 第61页 |
| 4.3.3 GTX信号通路及模块布局 | 第61-63页 |
| 4.3.4 GTX时钟系统 | 第63-64页 |
| 4.3.5 数据接收 | 第64-66页 |
| 4.3.6 乒乓缓存 | 第66页 |
| 4.4 DBF模块设计 | 第66-73页 |
| 4.4.1 复乘累加链 | 第66-72页 |
| 4.4.2 和波束及差波束计算 | 第72-73页 |
| 4.5 FPGA之间通信 | 第73-83页 |
| 4.5.1 通信需求和硬件资源 | 第73-75页 |
| 4.5.2 通信口设计 | 第75页 |
| 4.5.3 静态延时补偿 | 第75-80页 |
| 4.5.4 实时延时监测 | 第80-83页 |
| 4.6 链路口模块设计 | 第83-88页 |
| 4.6.1 链路口通信 | 第83-86页 |
| 4.6.2 链路口延时校正 | 第86-88页 |
| 4.7 校准模块设计 | 第88-92页 |
| 4.7.1 校正系数计算 | 第88-90页 |
| 4.7.2 FFT结构的设计 | 第90-92页 |
| 4.8 FPGA内模块布局 | 第92-99页 |
| 4.8.1 FPGA内部结构及无约束分析 | 第92-94页 |
| 4.8.2 光纤收发模块部分 | 第94-95页 |
| 4.8.3 FFT部分 | 第95-96页 |
| 4.8.4 DBF模块部分 | 第96-98页 |
| 4.8.5 链路口部分 | 第98-99页 |
| 4.9 DSP程序设计 | 第99-104页 |
| 4.9.1 DSP固化及启动 | 第99-103页 |
| 4.9.2 DSP程序流程 | 第103-104页 |
| 4.10 本章小结 | 第104-106页 |
| 第五章 系统平台测试验证 | 第106-112页 |
| 结束语 | 第112-114页 |
| 参考文献 | 第114-116页 |
| 致谢 | 第116-118页 |
| 作者简介 | 第118-119页 |
