路由器中CICQ交换结构研究与FPGA实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章绪论 | 第10-15页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 时分交换结构 | 第11页 |
| 1.2.2 交叉开关交换结构 | 第11-13页 |
| 1.3 论文研究内容及章节安排 | 第13-15页 |
| 第二章 CICQ交换结构发展概述 | 第15-22页 |
| 2.1 CICQ交换结构介绍 | 第15-16页 |
| 2.2 CICQ交换结构调度算法 | 第16-20页 |
| 2.2.1 基于队列状态信息的调度算法 | 第17-18页 |
| 2.2.2 APRR调度算法 | 第18-20页 |
| 2.2.3 调度算法对比分析 | 第20页 |
| 2.3 交换结构性能评价标准 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 CICQ交换结构的FPGA实现 | 第22-43页 |
| 3.1 交换结构总体方案 | 第22-26页 |
| 3.1.1 报文传输格式 | 第23-25页 |
| 3.1.2 交换结构模块说明 | 第25页 |
| 3.1.3 报文流量控制 | 第25-26页 |
| 3.2 VOQ模块设计 | 第26-30页 |
| 3.2.1 VOQ概述 | 第26-27页 |
| 3.2.2 FIFO模块设计 | 第27-28页 |
| 3.2.3 VOQ状态机的设计 | 第28-30页 |
| 3.3 仲裁器模块设计 | 第30-36页 |
| 3.3.1 PPE模块 | 第30-33页 |
| 3.3.2 优先级仲裁器模块 | 第33-36页 |
| 3.3.3 APRR调度算法实现 | 第36页 |
| 3.4 Crossbar模块设计 | 第36-39页 |
| 3.5 数据输出模块设计 | 第39-41页 |
| 3.6 CICQ交换结构的整体实现 | 第41-42页 |
| 3.7 本章小结 | 第42-43页 |
| 第四章寄存器总线的设计与实现 | 第43-53页 |
| 4.1 寄存器总线协议 | 第43-44页 |
| 4.2 寄存器总线模块实现 | 第44-49页 |
| 4.2.1 寄存器下行模块实现 | 第45-48页 |
| 4.2.2 寄存器上行模块实现 | 第48-49页 |
| 4.2.3 寄存器总线整体实现 | 第49页 |
| 4.3 寄存器总线仿真 | 第49-52页 |
| 4.3.1 读路由表寄存器 | 第50-51页 |
| 4.3.2 写路由表寄存器 | 第51-52页 |
| 4.4 本章小结 | 第52-53页 |
| 第五章系统测试及分析 | 第53-60页 |
| 5.1 搭建测试平台 | 第53-55页 |
| 5.2 路由器性能测试 | 第55-59页 |
| 5.2.1 交换容量测试 | 第55-57页 |
| 5.2.2 链路速率测试 | 第57-58页 |
| 5.2.3 报文转发时延测试 | 第58-59页 |
| 5.2.4 测试结果分析 | 第59页 |
| 5.3 本章小结 | 第59-60页 |
| 总结与展望 | 第60-62页 |
| 总结 | 第60页 |
| 展望 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 攻读硕士学位期间取得的研究成果 | 第66-67页 |
| 致谢 | 第67-68页 |
| 答辩委员会对论文的评定意见 | 第68页 |
