基于FPGA的IEEE1588时钟同步系统的实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-17页 |
| 1.1 课题研究背景和意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 智能变电站主要时钟同步方式 | 第11-15页 |
| 1.3.1 软件同步方式 | 第11-13页 |
| 1.3.2 硬件同步方式 | 第13-14页 |
| 1.3.3 混合同步方式 | 第14-15页 |
| 1.4 论文的主要内容及章节安排 | 第15-17页 |
| 2 IEEE1588同步机制 | 第17-32页 |
| 2.1 IEEE1588同步原理 | 第17-18页 |
| 2.2 时钟模型 | 第18-24页 |
| 2.2.1 PTP系统模型 | 第18-19页 |
| 2.2.2 普通时钟 | 第19页 |
| 2.2.3 边界时钟 | 第19-20页 |
| 2.2.4 透明时钟 | 第20-24页 |
| 2.3 PTP时钟属性 | 第24-27页 |
| 2.3.1 PTP域 | 第24-25页 |
| 2.3.2 PTP通信媒介 | 第25-26页 |
| 2.3.3 PTP时钟端口 | 第26-27页 |
| 2.3.4 PTP设备属性 | 第27页 |
| 2.4 PTP报文和数据集 | 第27-31页 |
| 2.4.1 PTP报文类型 | 第27-28页 |
| 2.4.2 PTP报文格式 | 第28-30页 |
| 2.4.3 PTP数据集 | 第30-31页 |
| 2.5 本章小结 | 第31-32页 |
| 3 IEEE1588时钟同步系统硬件设计 | 第32-42页 |
| 3.1 系统整体硬件框架 | 第32页 |
| 3.2 FPGA控制核心电路设计 | 第32-36页 |
| 3.2.1 FPGA技术特点 | 第32-34页 |
| 3.2.2 FPGA芯片选择 | 第34页 |
| 3.2.3 FPGA锁相环电路 | 第34-35页 |
| 3.2.4 FPGA配置电路 | 第35-36页 |
| 3.3 以太网控制器电路设计 | 第36-37页 |
| 3.4 物理层芯片电路设计 | 第37-39页 |
| 3.5 外围电路设计 | 第39-41页 |
| 3.5.1 电源模块电路设计 | 第39-40页 |
| 3.5.2 GPS模块电路设计 | 第40页 |
| 3.5.3 串口模块电路设计 | 第40-41页 |
| 3.6 本章小结 | 第41-42页 |
| 4 IEEE1588时钟同步系统软件设计 | 第42-60页 |
| 4.1 系统整体软件框架 | 第42-43页 |
| 4.2 PTP时钟状态机设计 | 第43-44页 |
| 4.3 时钟同步系统主程序 | 第44-46页 |
| 4.4 最佳主时钟算法实现 | 第46-49页 |
| 4.5 PTP报文处理程序 | 第49-52页 |
| 4.6 本地时钟调节 | 第52-55页 |
| 4.6.1 偏移量调节 | 第52-53页 |
| 4.6.2 频率调节算法 | 第53-55页 |
| 4.7 辅助程序 | 第55-59页 |
| 4.7.1 网卡驱动程序 | 第55-57页 |
| 4.7.2 GPS秒脉冲接收程序 | 第57-59页 |
| 4.8 本章小结 | 第59-60页 |
| 5 IEEE1588时钟同步系统同步精度测试 | 第60-64页 |
| 5.1 测试方案 | 第60-61页 |
| 5.2 测试结果及分析 | 第61-63页 |
| 5.3 本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表学术论文情况 | 第68-69页 |
| 致谢 | 第69-70页 |
