| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 课题背景 | 第10-12页 |
| 1.2 国内外研究现状和发展态势 | 第12-16页 |
| 1.2.1 存储介质发展现状 | 第12-13页 |
| 1.2.2 存储器接口发展现状 | 第13-14页 |
| 1.2.3 坏块管理方案发展现状 | 第14页 |
| 1.2.4 纠错检测方案发展现状 | 第14-15页 |
| 1.2.5 基于PXIe总线的高速存储器的国内外发展现状 | 第15-16页 |
| 1.3 论文主要内容 | 第16-18页 |
| 第二章 高速存储器的总体方案设计及可行性分析 | 第18-24页 |
| 2.1 高速存储器的总体方案 | 第18-19页 |
| 2.1.1 高速存储器的主要技术指标 | 第18页 |
| 2.1.2 基于PXIe总线的存储阵列系统结构 | 第18-19页 |
| 2.2 PXI Express接口方案设计及可行性分析 | 第19-20页 |
| 2.3 NAND Flash阵列存储方案设计及可行性分析 | 第20-23页 |
| 2.3.1 NAND Flash阵列存储分流聚合方案分析 | 第20-21页 |
| 2.3.2 NAND Flash流水线操作方案及可行性分析 | 第21-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 PXI Express高速接口的逻辑设计 | 第24-42页 |
| 3.1 PCIe总线协议研究 | 第24-27页 |
| 3.1.1 PCIe系统拓扑 | 第24页 |
| 3.1.2 PCIe分层结构 | 第24-26页 |
| 3.1.3 PCIe中断处理 | 第26-27页 |
| 3.2 PXIe协议的逻辑设计 | 第27-41页 |
| 3.2.1 PIO逻辑设计 | 第27-32页 |
| 3.2.2 DMA控制器的逻辑设计 | 第32-41页 |
| 3.3 本章小结 | 第41-42页 |
| 第四章 NAND Flash阵列接口控制器的逻辑设计 | 第42-67页 |
| 4.1 NAND Flash阵列读写控制器设计 | 第42-50页 |
| 4.1.1 页读取 | 第43-45页 |
| 4.1.2 页编程 | 第45-46页 |
| 4.1.3 读ID | 第46-48页 |
| 4.1.4 块擦除 | 第48-49页 |
| 4.1.5 状态读取 | 第49-50页 |
| 4.2 坏块管理 | 第50-55页 |
| 4.2.1 坏块检测 | 第50-52页 |
| 4.2.2 位索引坏块信息存储 | 第52-53页 |
| 4.2.3 坏块查找模块 | 第53-54页 |
| 4.2.4 滞后回写模块 | 第54-55页 |
| 4.2.5 坏块管理模块实现 | 第55页 |
| 4.3 ECC模块设计 | 第55-66页 |
| 4.3.1 Hamming码纠错模块 | 第56-62页 |
| 4.3.2 BCH码纠错模块 | 第62-66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 系统验证与分析 | 第67-78页 |
| 5.1 系统测试平台搭建 | 第67-69页 |
| 5.2 PXI Express接口测试 | 第69-73页 |
| 5.2.1 PIO功能测试 | 第69-71页 |
| 5.2.2 DMA功能测试 | 第71-73页 |
| 5.3 NAND Flash阵列测试 | 第73-74页 |
| 5.4 系统测试结果与分析 | 第74-77页 |
| 5.5 本章小结 | 第77-78页 |
| 第六章 总结与展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
