基于PCI Express总线的高速数据采集系统硬件设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-10页 |
| ·研究背景与意义 | 第7-8页 |
| ·国内外发展状况 | 第8页 |
| ·论文的研究内容和章节安排 | 第8-10页 |
| 2 PCI Express总线结构体系 | 第10-22页 |
| ·PCI Express总线拓扑结构 | 第10-11页 |
| ·PCI Express总线协议分层 | 第11-14页 |
| ·事务层 | 第11-12页 |
| ·数据链路层 | 第12-13页 |
| ·物理层 | 第13-14页 |
| ·PCI Express事务协议 | 第14-18页 |
| ·事务协议简述 | 第14-16页 |
| ·TLP的组装与拆解 | 第16-17页 |
| ·TLP的结构 | 第17-18页 |
| ·配置空间 | 第18-19页 |
| ·与原有总线的比较 | 第19-22页 |
| ·PCI总线 | 第20页 |
| ·AGP总线 | 第20页 |
| ·PCI-X总线 | 第20页 |
| ·几种总线的比较 | 第20-22页 |
| 3 高速数据采集系统设计 | 第22-32页 |
| ·系统设计框架 | 第22-23页 |
| ·PCI Express接口方案的选择 | 第23-24页 |
| ·PCI Express接口芯片GN4124简介 | 第24-25页 |
| ·硬件设计方案 | 第25-32页 |
| ·A/D转换 | 第25-26页 |
| ·FPGA | 第26-27页 |
| ·时钟管理芯片 | 第27-28页 |
| ·DDR SDRAM | 第28-29页 |
| ·PCI Express连接器 | 第29-32页 |
| 4 FPGA逻辑设计 | 第32-53页 |
| ·SPI配置模块 | 第32页 |
| ·A/D高速串行数据接收模块RocketIO | 第32-37页 |
| ·RocketIO结构 | 第33-35页 |
| ·RocketIO的仿真 | 第35-37页 |
| ·数据缓存模块 | 第37-39页 |
| ·DDR读操作 | 第38-39页 |
| ·DDR写操作 | 第39页 |
| ·GN4124逻辑设计 | 第39-53页 |
| ·GN4124逻辑整体结构 | 第39-41页 |
| ·物理连接层 | 第41-45页 |
| ·应用连接层 | 第45-53页 |
| 5 系统实现与测试 | 第53-58页 |
| ·硬件实现 | 第53-56页 |
| ·原理图设计 | 第53-54页 |
| ·PCB设计 | 第54-56页 |
| ·硬件测试 | 第56-58页 |
| 结论 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-61页 |
