| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-11页 |
| 1 引言 | 第11-16页 |
| ·研究背景 | 第11页 |
| ·国内外现状及发展趋势 | 第11-14页 |
| ·固态存储系统的现状及发展趋势 | 第11-13页 |
| ·系统架构平台的现状及发展趋势 | 第13-14页 |
| ·研究内容与章节安排 | 第14-16页 |
| 2 PCIE 协议及 CPCIE 规范介绍 | 第16-23页 |
| ·本章引言 | 第16页 |
| ·PCIE 协议介绍 | 第16-20页 |
| ·PCIE 总线拓扑 | 第16-17页 |
| ·PCIE 体系分层 | 第17-18页 |
| ·PCIE 数据传输 | 第18-20页 |
| ·CPCIE 规范 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 3 存储系统的硬件设计 | 第23-35页 |
| ·本章引言 | 第23页 |
| ·性能要求和主要芯片介绍 | 第23-26页 |
| ·性能要求 | 第23页 |
| ·芯片选型 | 第23-26页 |
| ·原理图设计 | 第26-31页 |
| ·DDR3 电路设计 | 第26-27页 |
| ·电源电路设计 | 第27-29页 |
| ·时钟电路设计 | 第29页 |
| ·PCIE 高速接口电路设计 | 第29-30页 |
| ·配置电路和 JTAG 口电路设计 | 第30-31页 |
| ·NAND Flash 电路和 FRAM 电路设计 | 第31页 |
| ·高速 PCB 设计 | 第31-34页 |
| ·高速 PCB 布线遇到的问题 | 第31-32页 |
| ·高速 PCB 信号线布线规则 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 4 存储系统数据流设计 | 第35-53页 |
| ·本章引言 | 第35页 |
| ·系统数据流的整体设计 | 第35-36页 |
| ·PCIE 接口模块 | 第36-38页 |
| ·PCIE 硬核 | 第36-37页 |
| ·PCIE 接口模块的联调 | 第37-38页 |
| ·数据缓存模块 | 第38-41页 |
| ·MPMC 控制器 | 第38页 |
| ·NPI 控制器 | 第38-40页 |
| ·Chipscope 采样结果和分析 | 第40-41页 |
| ·NAND Flash 控制器 | 第41-52页 |
| ·读 NAND Flash ID | 第42-43页 |
| ·读 NAND Flash 页数据 | 第43-44页 |
| ·写 NAND Flash 页数据 | 第44-45页 |
| ·擦除 NAND Flash 数据 | 第45-46页 |
| ·读当前状态 | 第46页 |
| ·坏块扫描 | 第46-47页 |
| ·FRAM 控制器 | 第47-48页 |
| ·并行技术 | 第48页 |
| ·流水线技术 | 第48页 |
| ·片外并行片内两级流水 | 第48页 |
| ·NAND Flash 控制器总体架构 | 第48-50页 |
| ·Chipscope 采样结果与分析 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 5 多模块 ATR 记录系统 | 第53-58页 |
| ·本章引言 | 第53页 |
| ·多模块 ATR 记录系统设计方案 | 第53页 |
| ·主控交换板的硬件设计 | 第53-57页 |
| ·主控交换板芯片选型 | 第54-56页 |
| ·主控交换板原理图及 PCB 设计 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 6 全文总结与展望 | 第58-60页 |
| ·全文工作总结 | 第58-59页 |
| ·论文创新点 | 第59页 |
| ·下一步工作展望 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 作者简历及攻读硕士学位期间发表的学术论文 | 第63页 |