| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-14页 |
| ·数字信号处理技术发展概述 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·论文研究主要目的和内容 | 第12-14页 |
| ·论文研究主要目的和意义 | 第12-13页 |
| ·论文主要研究内容 | 第13-14页 |
| 2 SOPC 技术 | 第14-31页 |
| ·SOPC（Systerm Qn a Programmable Chip）技术概述 | 第14-15页 |
| ·硬件描述语言（HDL） | 第15-17页 |
| ·Nios II 系统开发环境 | 第17-21页 |
| ·Quartus II 开发环境 | 第17-19页 |
| ·SOPC Builder 硬件开发平台 | 第19-20页 |
| ·DE2 开发板 | 第20-21页 |
| ·SOPC 系统的设计流程 | 第21-23页 |
| ·Avalon 总线规范 | 第23-31页 |
| ·Avalon 接口的相关术语 | 第23-25页 |
| ·从端口传输 | 第25-31页 |
| 3 数字音频处理系统的算法设计 | 第31-48页 |
| ·数字滤波器 | 第31-38页 |
| ·IIR 数字滤波器 | 第31-36页 |
| ·FIR 数字滤波器 | 第36-38页 |
| ·数字滤波算法的比较 | 第38页 |
| ·数字音频处理 | 第38-39页 |
| ·数字音频信号的特点 | 第38-39页 |
| ·数字音频信号的数字化以及特征分析 | 第39页 |
| ·音频滤波器的设计 | 第39-48页 |
| ·全相位数据预处理算子 | 第39-40页 |
| ·无窗全相位数据预处理 | 第40-45页 |
| ·滤波器函数的设计 | 第45-48页 |
| 4 系统总体的硬件设计 | 第48-63页 |
| ·系统的总体硬件结构 | 第48-49页 |
| ·系统的总体设计流程 | 第49-50页 |
| ·系统的硬件设计 | 第50-58页 |
| ·定制锁相环（PLL）时钟模块 | 第50-51页 |
| ·NiosII 系统模块 | 第51-53页 |
| ·SRAM 控制模块的设计 | 第53-54页 |
| ·存储模块设计 | 第54-56页 |
| ·DMA 控制器模块 | 第56-57页 |
| ·系统配置电路模块 | 第57-58页 |
| ·SOPC 系统创建与生成 | 第58-63页 |
| ·SOPC Builder 简介 | 第58页 |
| ·NiosII 软核的配置 | 第58-61页 |
| ·配置硬件系统资源占用情况 | 第61-63页 |
| 5 系统的仿真与调试 | 第63-69页 |
| ·仿真技术的介绍 | 第63-64页 |
| ·系统各个模块仿真 | 第64-69页 |
| ·NiosII 最小系统仿真 | 第64页 |
| ·NiosII 下 Flash 仿真与调试 | 第64-65页 |
| ·数字滤波 IP 模块仿真 | 第65-69页 |
| 结论 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 攻读学位期间的研究成果 | 第74页 |