基于IVC技术的VLSI静态功耗优化方法研究
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-13页 |
| ·课题研究的背景 | 第10-11页 |
| ·本文的研究内容及意义 | 第11-12页 |
| ·论文的组织结构 | 第12-13页 |
| 第2章 CMOS电路低功耗技术研究 | 第13-37页 |
| ·CMOS电路的功耗组成 | 第13-17页 |
| ·CMOS电路降低功耗的方法和途径 | 第17-22页 |
| ·CMOS低功耗设计技术 | 第22-36页 |
| ·工艺级低功耗技术 | 第22-23页 |
| ·版图级低功耗设计 | 第23-24页 |
| ·电路级低功耗技术 | 第24-25页 |
| ·门级低功耗技术 | 第25-28页 |
| ·RTL结构级低功耗技术 | 第28-31页 |
| ·系统级低功耗技术 | 第31-36页 |
| ·本章小结 | 第36-37页 |
| 第3章 CMOS电路静态功耗优化技术 | 第37-48页 |
| ·功耗估计技术 | 第37-39页 |
| ·基于模拟的方法 | 第37-38页 |
| ·非模拟的方法 | 第38页 |
| ·延迟模型的选择 | 第38页 |
| ·层次化分析方法 | 第38-39页 |
| ·静态功耗优化技术 | 第39-42页 |
| ·工艺控制法 | 第40-41页 |
| ·电源电压控制法 | 第41页 |
| ·阈值电压控制法 | 第41-42页 |
| ·输入向量控制法 | 第42页 |
| ·电路状态差异度 | 第42-45页 |
| ·最大漏电流估计 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 基于改进遗传算法的静态功耗优化方法 | 第48-64页 |
| ·堆栈效应 | 第48-49页 |
| ·IVC技术介绍 | 第49-50页 |
| ·应用IVC技术降低漏电功耗的算法介绍 | 第50-55页 |
| ·基于随机采样的算法 | 第50-51页 |
| ·遗传算法 | 第51-53页 |
| ·基于概率传递的标记算法 | 第53-55页 |
| ·利用CSD作适应度函数的遗传算法求解MLV | 第55-56页 |
| ·算法描述 | 第55页 |
| ·算法分析 | 第55-56页 |
| ·基于改进遗传算法的静态功耗优化方法 | 第56-61页 |
| ·算法基础 | 第56-58页 |
| ·基于改进遗传算法的CMOS电路静态优化 | 第58-61页 |
| ·实验结果与分析 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 攻读硕士期间发表的论文及科研情况 | 第70-71页 |
| 致谢 | 第71页 |
