基于FPGA的高速数字图像采集与接口设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-16页 |
| ·课题背景 | 第8-9页 |
| ·国内外研究现状 | 第9-14页 |
| ·图像采集与处理系统现状 | 第9-11页 |
| ·FPGA技术的发展 | 第11-13页 |
| ·FPGA在图像采集与处理系统中的应用 | 第13-14页 |
| ·本课题所要研究的内容 | 第14-16页 |
| 第2章 图像采集及预处理系统总体方案 | 第16-25页 |
| ·FPGA 技术 | 第17-23页 |
| ·FPGA 的基本结构 | 第17-19页 |
| ·单片系统设计技术 | 第19-22页 |
| ·FPGA设计原则 | 第22-23页 |
| ·设计思路 | 第23页 |
| ·系统的结构设计 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 系统硬件设计 | 第25-44页 |
| ·FPGA的选型及其特性 | 第25-27页 |
| ·相机控制模块的设计 | 第27-29页 |
| ·CA-D6 高速数字相机 | 第27-28页 |
| ·相机控制模块电路 | 第28-29页 |
| ·数字图像数据的接收与处理模块 | 第29-36页 |
| ·Camera Link接口 | 第30-31页 |
| ·低压差分信号（LVDS）接口介绍 | 第31-33页 |
| ·使用LVDS注意的事项 | 第33-34页 |
| ·LVDS信号与CMOS信号之间的转换 | 第34-36页 |
| ·外扩暂存器SDRAM简介 | 第36页 |
| ·串口传输模块设计 | 第36-38页 |
| ·电源设计 | 第38-40页 |
| ·FPGA芯片的配置 | 第40-41页 |
| ·系统时钟和复位电路 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第4章 系统各模块的逻辑设计及软件编程 | 第44-64页 |
| ·FPGA的设计流程 | 第44-46页 |
| ·Quartus II软件开发平台 | 第46-47页 |
| ·Verilog HDL简介 | 第47页 |
| ·串口接收模块和相机控制模块设计 | 第47-54页 |
| ·CA-D6 相机控制信号时序分析 | 第47-49页 |
| ·串口接收模块的设计 | 第49-51页 |
| ·相机控制时序的设计 | 第51-53页 |
| ·串口接收与相机控制模块程序仿真 | 第53-54页 |
| ·数据采集模块设计 | 第54-59页 |
| ·相机数据输出时序分析 | 第54-56页 |
| ·SDRAM控制器设计 | 第56-59页 |
| ·数据处理模块 | 第59-63页 |
| ·Nios II 嵌入式处理器概述 | 第59页 |
| ·Nios II处理器系统的创建与配置 | 第59-61页 |
| ·图像处理程序设计 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 第5章 系统整体仿真与调试 | 第64-72页 |
| ·相机控制单元仿真 | 第64-66页 |
| ·图像采集与预处理单元仿真 | 第66-68页 |
| ·系统整体调试 | 第68-71页 |
| ·本章小结 | 第71-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 附录1 PCB图 | 第78-79页 |
| 附录2 实物图 | 第79-81页 |
| 致谢 | 第81页 |
