| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 引言 | 第10-14页 |
| ·研究背景 | 第10页 |
| ·项目简介 | 第10-11页 |
| ·项目方案论述 | 第11-12页 |
| ·系统设计指标 | 第12-13页 |
| ·本文所做的工作 | 第13-14页 |
| 第二章 SOPC 平台的构建 | 第14-21页 |
| ·EDA 硬件描述语言和开发工具 | 第14-15页 |
| ·EDA 简介 | 第14页 |
| ·QUARTUS II 软件简介 | 第14页 |
| ·FPGA 工程设计流程 | 第14-15页 |
| ·SOPC BUILDER 和 Avalon 总线接口标准 | 第15-17页 |
| ·SOPC BUILDER 简介 | 第15页 |
| ·Avalon 总线接口标准 | 第15-17页 |
| ·Nios II 嵌入式软核 CPU | 第17-18页 |
| ·Nios II 简介 | 第17-18页 |
| ·系统的硬件平台 | 第18-21页 |
| ·硬件设计框架 | 第18-19页 |
| ·各接口原理图 | 第19-21页 |
| 第三章 9 路时分复用SPI 核设计 | 第21-28页 |
| ·SPI 协议分析 | 第21-22页 |
| ·SPI 核的实现 | 第22-26页 |
| ·Avalon 和SPI 接口模块 | 第22-23页 |
| ·时钟发生模块 | 第23页 |
| ·传输控制模块 | 第23-24页 |
| ·发送模块 | 第24-25页 |
| ·接收模块 | 第25-26页 |
| ·SPI 核的测试 | 第26页 |
| ·SPI 核的系统集成 | 第26-28页 |
| 第四章 RS 编解码模块的设计 | 第28-37页 |
| ·RS 码概述 | 第28-30页 |
| ·GF(2~m)域 | 第28页 |
| ·GF(2~m)域的基本运算 | 第28-29页 |
| ·RS 码的特征与构成 | 第29-30页 |
| ·RS 编码算法 | 第30页 |
| ·RS 解码算法 | 第30-36页 |
| ·伴随式的计算 | 第31-32页 |
| ·关键方程的求解 | 第32-34页 |
| ·错误位置的搜索 | 第34-35页 |
| ·错误值的计算 | 第35页 |
| ·控制模块 | 第35-36页 |
| ·RS 解码模块的系统集成 | 第36-37页 |
| 第五章 以太网MAC 核的移植 | 第37-44页 |
| ·以太网MAC 核描述 | 第37-38页 |
| ·MAC 核结构 | 第37-38页 |
| ·MAC 核的接口信号 | 第38页 |
| ·WISHBONE 总线 | 第38-41页 |
| ·WISHBONE 总线概述 | 第38-39页 |
| ·WISHBONE 总线基本时序 | 第39-41页 |
| ·以太网MAC 核的硬件整合 | 第41-43页 |
| ·WISHBONE-Avalon 接口转换 | 第41页 |
| ·MII 接口转换 | 第41-42页 |
| ·RTL 描述语言移植过程 | 第42-43页 |
| ·MAC 核的 SOPC 集成 | 第43-44页 |
| 第六章 系统的构建及软件开发 | 第44-62页 |
| ·系统整体配置 | 第44-46页 |
| ·软件开发综述 | 第46-62页 |
| ·使用HAL 开发用户程序 | 第47-51页 |
| ·Nios II 的设备管理分析 | 第51-52页 |
| ·MAC 核驱动程序开发 | 第52-57页 |
| ·SPI 核以及RS 解码器的驱动程序 | 第57-58页 |
| ·系统软件开发 | 第58-62页 |
| 第七章 系统调试与测试 | 第62-67页 |
| ·系统调试 | 第62-65页 |
| ·调试仪表及设备 | 第62页 |
| ·系统的硬件调试 | 第62页 |
| ·硬件调试典型案例分析 | 第62-63页 |
| ·系统软件调试 | 第63-64页 |
| ·软件调试典型案例分析 | 第64-65页 |
| ·系统性能测试 | 第65-67页 |
| 第八章 结论 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻硕期间取得的研究成果 | 第71-72页 |