| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·课题来源及研究意义 | 第7-8页 |
| ·数字信号处理系统的研究发展状况 | 第8-10页 |
| ·32 位浮点型高性能 DSP 的结构特点 | 第10-11页 |
| ·乘法器的研究发展状况 | 第11-12页 |
| ·课题的主要工作及论文主要内容 | 第12-15页 |
| 第二章 DSP 数据结构及浮点乘法 | 第15-23页 |
| ·DSP 芯片的浮点数据格式 | 第15-19页 |
| ·浮点数据格式 | 第15-16页 |
| ·16 位短浮点数据格式 | 第16-17页 |
| ·32 位单精度浮点数据格式 | 第17页 |
| ·40 位扩展精度浮点数据格式 | 第17页 |
| ·对外部 16 位数据用短浮点格式 | 第17-18页 |
| ·浮点格式间的转换 | 第18-19页 |
| ·与 IEEE Std.754 浮点标准的比较及相互转换 | 第19-20页 |
| ·浮点乘法运算 | 第20-23页 |
| 第三章 乘法器的基本原理及结构 | 第23-47页 |
| ·乘法算法 | 第23-30页 |
| ·基本的移位加乘法算法 | 第23-25页 |
| ·Baugh-Wooley 补码乘法算法 | 第25-27页 |
| ·Booth 算法 | 第27-30页 |
| ·传统型的 Booth 算法 | 第27-28页 |
| ·改进型 Booth 算法 | 第28-29页 |
| ·高阶 Booth 算法 | 第29-30页 |
| ·乘法器的结构 | 第30-40页 |
| ·移位加乘法器 | 第30-31页 |
| ·线性并行阵列乘法器 | 第31-33页 |
| ·进位传递阵列乘法器 | 第32-33页 |
| ·进位保留阵列乘法器 | 第33页 |
| ·树型乘法器 | 第33-39页 |
| ·Wallace 树型乘法器 | 第34页 |
| ·Daada 树 | 第34-35页 |
| ·4:2 压缩器 | 第35-38页 |
| ·延迟平衡树和倒阶梯树 | 第38-39页 |
| ·对两种连线结构的比较 | 第39-40页 |
| ·进位传递加法器 | 第40-47页 |
| ·行波进位加法器 | 第41页 |
| ·跳跃进位加法器 | 第41-42页 |
| ·选择进位加法器 | 第42-43页 |
| ·先行进位加法器 | 第43-44页 |
| ·进位传递加法器的比较 | 第44-47页 |
| 第四章 32 位浮点乘法器的设计 | 第47-67页 |
| ·乘法器总体设计考虑 | 第47-48页 |
| ·操作数的判断选通 | 第48页 |
| ·尾数部分设计 | 第48-59页 |
| ·符号位扩展和隐含位显现 | 第49页 |
| ·部分积产生 | 第49-53页 |
| ·Booth 编码器逻辑设计 | 第50-52页 |
| ·部分积产生的设计 | 第52-53页 |
| ·部分积求和阵列 | 第53-55页 |
| ·进位传递加法器 | 第55-58页 |
| ·尾数部分运算总结 | 第58-59页 |
| ·指数部分设计 | 第59-60页 |
| ·尾数处理与指数调整 | 第60-62页 |
| ·符号位确定及尾数规格化 | 第60-61页 |
| ·指数调整 | 第61-62页 |
| ·尾数舍入 | 第62页 |
| ·结果的判定及产生 | 第62-65页 |
| ·结果的判定 | 第62-64页 |
| ·产生结果 | 第64-65页 |
| ·定点乘法的实现 | 第65-67页 |
| 第五章 设计结果及验证 | 第67-73页 |
| ·逻辑综合结果 | 第67页 |
| ·逻辑仿真结果 | 第67-73页 |
| 第六章 结束语 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 攻读硕士学位期间的研究成果 | 第81-82页 |