基于FPGA的除法器的设计和实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第1章 引言 | 第8-13页 |
| ·选题的背景、意义及国内外研究现状 | 第8-10页 |
| ·本文所依托课题的背景介绍 | 第10-11页 |
| ·本文的内容及章节安排 | 第11-12页 |
| ·本设计的特色 | 第12-13页 |
| 第2章 Xilinx FPGA 简介 | 第13-20页 |
| ·FPGA 的工作原理 | 第13-14页 |
| ·Xilinx FPGA 的硬件基本结构 | 第14-17页 |
| ·FPGA 的开发步骤 | 第17-19页 |
| ·FPGA 在课题中的应用 | 第19-20页 |
| 第3章 现有的除法算法 | 第20-33页 |
| ·数值循环法(Digit Recurrence） | 第20-27页 |
| ·原码恢复余数算法 | 第21-23页 |
| ·原码不恢复余数算法 | 第23-25页 |
| ·SRT 算法 | 第25-27页 |
| ·Newton Raphson 除法算法 | 第27-28页 |
| ·Talyor 级数展开法 | 第28-31页 |
| ·级数展开法一 | 第29页 |
| ·级数展开法二 | 第29-31页 |
| ·高基数法 | 第31页 |
| ·本章小结 | 第31-33页 |
| 第4章 基于SRT 算法的32 位整数除法实现 | 第33-56页 |
| ·商选择函数 | 第36-44页 |
| ·基数的选择 | 第36-37页 |
| ·商的表示 | 第37-38页 |
| ·过程余数的收敛 | 第38-41页 |
| ·商转换部分 | 第41-44页 |
| ·商、余数的调整 | 第44页 |
| ·基2 SRT 算法在32 位整数除法上的实现 | 第44-49页 |
| ·基于改进基2 手工算法的32 位整数除法 | 第44-46页 |
| ·基于基2SRT 算法的32 位整数除法 | 第46-49页 |
| ·基4 SRT 算法的验证、仿真和分析 | 第49-55页 |
| ·基于改进基4 手工算法的32 位整数除法 | 第50-51页 |
| ·基于基4SRT 算法的32 位整数除法 | 第51-55页 |
| ·本章小结 | 第55-56页 |
| 第5章 单精度浮点数除法的实现 | 第56-66页 |
| ·IEEE754 浮点标准 | 第56-57页 |
| ·单精度浮点数除法的步骤 | 第57-58页 |
| ·单精度浮点数除法的实现过程 | 第58-65页 |
| ·基于基2 手工算法的浮点数除法 | 第59-61页 |
| ·基于基2SRT 算法的浮点数除法 | 第61-62页 |
| ·基于基4 手工算法的浮点数除法 | 第62-63页 |
| ·基于基4SRT 算法的浮点数除法 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 攻读学位期间取得学术成果 | 第70页 |
