基于FPGA的Ethernet over E1接口芯片的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 第一章 绪论 | 第6-10页 |
| ·引言 | 第6-7页 |
| ·E1接口芯片国内外研究现状及发展趋势 | 第7页 |
| ·论文主要工作和章节介绍 | 第7-10页 |
| 第二章 EOE1的基本原理和总体设计方案 | 第10-22页 |
| ·基本概念 | 第10-16页 |
| ·基本原理 | 第16-17页 |
| ·系统总体设计方案 | 第17-22页 |
| 第三章 同步电路设计 | 第22-32页 |
| ·HDB3编解码电路的设计 | 第22-25页 |
| ·帧同步电路的设计 | 第25-32页 |
| 第四章 EOE1接口功能 | 第32-50页 |
| ·WAN侧接口 | 第32-33页 |
| ·以太网侧接口 | 第33页 |
| ·SDRAM接口 | 第33-34页 |
| ·配置和告警指示 | 第34-35页 |
| ·芯片复位和时钟 | 第35页 |
| ·MCU接口 | 第35-38页 |
| ·时钟和复位 | 第38-39页 |
| ·中断处理 | 第39页 |
| ·统计计数器 | 第39-40页 |
| ·寄存器 | 第40-41页 |
| ·接口时序 | 第41-47页 |
| ·技术指标 | 第47-50页 |
| 第五章 芯片的仿真及验证 | 第50-56页 |
| ·芯片设计的平台及流程 | 第50-51页 |
| ·芯片功能测试 | 第51-56页 |
| 结束语 | 第56-58页 |
| 致谢 | 第58-60页 |
| 参考文献 | 第60-62页 |
| 在学期间的研究成果 | 第62页 |
