| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 1 概述 | 第10-28页 |
| ·数字电路SOC 系统设计方法的国内外研究现状和意义 | 第10-13页 |
| ·集成电路设计的发展历程 | 第10-11页 |
| ·SOC 设计方法研究包含的内容 | 第11-13页 |
| ·多媒体系统设计架构的发展 | 第13-15页 |
| ·多媒体可编程处理器架构 | 第15-21页 |
| ·电视信源的多媒体处理系统介绍 | 第21-23页 |
| ·接收机中有关信道解调和解码部分 | 第21-22页 |
| ·接收机中的信源解码和视频后处理部分 | 第22-23页 |
| ·本文的工作 | 第23-24页 |
| ·论文组织 | 第24-25页 |
| 参考文献 | 第25-28页 |
| 2 SOC 系统设计空间搜索 | 第28-47页 |
| ·参数化SOC 系统设计空间搜索方法背景概述 | 第28-31页 |
| ·多目标优化问题的提出 | 第28-29页 |
| ·设计空间搜索方法 | 第29-31页 |
| ·参数化系统模型及其功耗/性能评估方法 | 第31-36页 |
| ·参数化的系统模型 | 第31-32页 |
| ·代价函数的生成 | 第32-36页 |
| ·基于参数相关性和敏感度分析的设计空间搜索方法 | 第36-38页 |
| ·设计空间均衡最优配置搜索的实验结果及结果分析 | 第38-44页 |
| ·本章小结 | 第44页 |
| 参考文献 | 第44-47页 |
| 3 基于IP 核的平台架构设计和软硬件协同的仿真验证 | 第47-67页 |
| ·SOC 系统设计的相关方法介绍 | 第47-50页 |
| ·基于平台的设计方法 | 第47-48页 |
| ·软硬件协同的设计方法 | 第48-49页 |
| ·可重用IP 核的设计和集成方法 | 第49-50页 |
| ·数字电视信源解码SOC 平台设计 | 第50-59页 |
| ·灵活的系统平台的设计 | 第50-57页 |
| ·可重用IP 核及其通信接口设计 | 第57-59页 |
| ·软硬件协同的仿真验证 | 第59-64页 |
| ·本章小结 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 4 H.264/AVC 视频解码硬件加速器设计 | 第67-130页 |
| ·概述 | 第67-73页 |
| ·H.264/AVC 标准概述及其主要特性 | 第68-71页 |
| ·视频编解码系统结构设计背景 | 第71-73页 |
| ·H.264/AVC MAIN PROFILE视频解码器核的硬件设计 | 第73-77页 |
| ·H.264/AVC 视频解码器的计算行为和计算复杂度分析 | 第77-81页 |
| ·H.264/AVC 解码器中主要子模块的基于不同算法特征的优化设计 | 第81-124页 |
| ·位流解析和可变长解码子模块的设计 | 第82-96页 |
| ·有效的上下文自适应二进制算术解码器设计 | 第96-103页 |
| ·反变换模块硬件实现架构 | 第103-107页 |
| ·帧内预测与帧间预测模块设计 | 第107-118页 |
| ·基于模式选择的去块滤波器设计 | 第118-124页 |
| ·本章小结 | 第124-125页 |
| 参考文献 | 第125-130页 |
| 5 H.264/AVC 视频解码器模块的可编程设计及软硬件通信和系统实现探索 | 第130-146页 |
| ·概述 | 第130-131页 |
| ·可编程处理器VP8 的结构 | 第131-136页 |
| ·高度并行的多媒体可编程处理器架构及其指令集 | 第131-136页 |
| ·H.264/AVC 视频解码器在多媒体可编程处理器上的优化设计 | 第136-141页 |
| ·帧内预测模块 | 第136-137页 |
| ·运动补偿1/4 象素精度内插模块 | 第137-139页 |
| ·反变换模块 | 第139-140页 |
| ·实现性能分析 | 第140-141页 |
| ·视频解码系统软硬件协同设计和软硬件通信探索 | 第141-144页 |
| ·软硬件协同设计 | 第141-142页 |
| ·软件/硬件通信协议和接口设计 | 第142-144页 |
| ·本章小结 | 第144页 |
| 参考文献 | 第144-146页 |
| 6 总结与展望 | 第146-149页 |
| ·本文主要创新工作 | 第146-147页 |
| ·后续工作与展望 | 第147-149页 |
| 附录A: 英文缩写列表 | 第149-151页 |
| 致谢 | 第151-152页 |
| 攻读博士学位期间发表论文统计 | 第152页 |
